特許
J-GLOBAL ID：200903076472417543
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-292820
公開番号（公開出願番号）：特開平9-135160
出願日： 1995年11月10日
公開日（公表日）： 1997年05月20日
要約：
【要約】【課題】レベル変換回路において、低電圧側の電源が落ちてもそれを判別する信号を用いて高電圧側回路に貫通電流を防ぐ。【解決手段】入力信号の正転と反転信号を用いてレベル変換を行う回路において、正転または反転した後の信号をNORまたはNANDを用いて、低電圧電源が落ちた場合に強制的にhighまたはlowにすることにより低電圧側からレベル変換回路に入力するレベルを固定し、高電圧電源側に貫通電流が流れる事を防止する。【効果】低電圧側の電源が落ちてもそれを判別する信号を用いて高電圧側回路に貫通電流が流れない。また容易な回路で実現できる。
請求項（抜粋）：
CMOSで構成された同一チップ内に、第1の電源電圧が供給され、前記第1の電源電圧より絶対値が大きい第2の電源電圧が供給される回路において、グラウンドから第1の電源までを振幅とする第1の信号を入力とする第1の電源を供給されたインバータと、前記インバータの出力と前記第2の信号を入力とする第2の電源が供給された第1のNORと、前記第1の信号と前記第2の信号とを入力とする第2の電源が供給された第2のNOR回路と、前記第2の電源が供給され、前記第1のNORの出力及び前記第2のNORの出力に接続された第1の回路ブロックと、前記第1の回路ブロックは第1のNチャンネルトランジスタ及び第2のNチャンネルトランジスタのソースと接続され、前記第1のNチャンネルトランジスタは前記第1のNORの出力とゲートで接続され、前記第2のNチャンネルトランジスタは前記第2のNORの出力とゲートで接続され、前記第1のNチャンネルトランジスタのドレイン及び前記第2のNチャンネルトランジスタのドレイン及び前記第1のNORの出力及び前記第2のNORの出力と接続され、更にグラウンドとも接続された第2の回路回路ブロックと、前記第1の回路ブロックからの出力とから構成される半導体装置。
IPC (2件)：
H03K 19/0185
, H03K 19/0948
H03K 19/00 101 E
, H03K 19/094 B
