特許

J-GLOBAL ID：200903076502785224

絶縁ゲート半導体装置の製造方法

発明者： 夏目 正 ,  五十嵐 保裕
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-318478
公開番号（公開出願番号）：特開平6-163905
出願日： 1992年11月27日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 パワーMOSFET、IGBT等をセルフアラインで形成する絶縁ゲート半導体装置の製造方法を提供する。【構成】 ゲート電極8をマスクとして、半導体基板にチャネル領域3とソース領域5とを二重に形成する工程と、絶縁膜を被着する工程と、該絶縁膜を前記半導体基板表面が露出する迄エッチングし、前記ゲート電極の側面に絶縁サイドウォール12を形成する工程と、該半導体基板表面の露出部分を通して、チャネル領域3と同一導電型の高濃度領域6を形成する工程と、前記絶縁サイドウォールを更にエッチバックし、前記半導体基板のソース領域5の表面にも露出部分を形成する工程と、金属電極11を形成する工程とからなることを特徴とする絶縁ゲート半導体装置の製造方法。

請求項（抜粋）：

ゲート電極をマスクとして、半導体基板にチャネル領域とソース領域とを二重に形成する工程と、絶縁膜を被着する工程と、該絶縁膜を前記半導体基板表面が露出する迄エッチングし、前記ゲート電極の側面に絶縁サイドウォールを形成する工程と、該半導体基板表面の露出部分を通して、チャネル領域と同一導電型の高濃度領域を形成する工程と、前記絶縁サイドウォールを更にエッチバックし、前記半導体基板のソース領域及び前記高濃度領域の表面に露出部分を形成する工程と、金属膜を被着し金属電極を形成する工程とからなることを特徴とする絶縁ゲート半導体装置の製造方法。