特許

J-GLOBAL ID：200903076524886024

半導体装置

発明者： 真有 浩一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-156884
公開番号（公開出願番号）：特開平8-023040
出願日： 1994年07月08日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】 集積度が高く、且つ書き込み消去効率の高いフラッシュEEPROMを提供する。【構成】 シリコン基板11にシリコンでなる支柱12を立設し、この支柱12の周囲を第1酸化膜13と第2酸化膜14とで覆い、その周囲にフローティングゲート15、第3酸化膜16、コントールゲート17を形成する。そして、支柱12の列をビット線20で接続する。このような構成としたことにより、集積度が向上でき、カップリング係数を確保できるため、書き込み消去効率を向上することができる。

請求項（抜粋）：

MOSトランジスタを備え、且つ電流の流れがシリコン基板面に対して三次元的に存在する半導体装置において、半導体基板の表面に、前記MOSトランジスタのチャネル部に相当する半導体材料の支柱が立設され、この支柱の周囲が、該MOSトランジスタのゲート酸化膜に相当する酸化膜とこの酸化膜に対して充分膜厚が厚い酸化膜との少なくとも二種類以上の酸化膜で覆われていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/78

FI (4件)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 301 G ,  H01L 29/78 301 X