特許

J-GLOBAL ID：200903076527843954

シーケンスコントローラシステムにおけるソフトウェア処理方法

発明者： 井上 敬誠
出願人/特許権者： 株式会社安川電機
公報種別：公開公報
出願番号（国際出願番号）：特願平4-304950
公開番号（公開出願番号）：特開平6-131017
出願日： 1992年10月15日
公開日（公表日）： 1994年05月13日
要約：

【要約】 (修正有)【目的】 CPUの多重化、CPU間の負荷分散、さらにシステムの拡張を容易にする方法を提供する。【構成】 複数のシーケンスプログラムを内蔵し、論理演算を行う複数のCPU装置と、制御対象である機械装置の信号のインタフェース処理を行う複数のI/O装置とが通信線を介して結合され、全てのCPU装置およびI/O装置に少なくとも1つ以上内蔵され、前記各I/O装置に属する入力及出力信号メッセージに含まれるデータを格納するデータ用バッファを有するソフトウェアモジュールと、当モジュールが前記各メッセージの送信元を判断できる識別コードと、入、出力メッセージに対応する全てのビットが1になるフラグビットから構成される入、出力信号メッセージ用同期フラグとを備え、前記各装置間で定められた順序で各装置がトークンを授受するトークンリング方式で前記メッセージの送信を行うようにしたシーケンスコントローラシステム。

請求項（抜粋）：

複数のシーケンスプログラムを内蔵し、論理演算を行う複数のCPU装置と、制御対象である機械装置の信号のインタフェース処理を行う複数のI/O装置とが通信線を介して結合され、メッセージの交信は一斉放送通信で行い、前記各装置間で定められた順序で各装置がトークンを授受するトークンリング方式で前記メッセージの送信を行うようにしたシーケンスコントローラシステムにおいて、全てのCPU装置およびI/O装置が直接接続された1本の伝送ラインと、各I/O装置に内蔵されたCPUと、全てのCPU装置およびI/O装置に少なくとも1つ以上内蔵され、前記各I/O装置に属する入力信号メッセージおよび出力信号メッセージに含まれるデータを格納するデータ用バッファを有するソフトウェアモジュールと、前記入力信号メッセージおよび前記出力信号メッセージに含まれ、前記ソフトウェアモジュールが前記各メッセージの送信元を判断できる識別コードと、前記全てのCPU装置およびI/O装置に内蔵され、1つのメッセージが送信または受信されるとそのメッセージに対応する全てのビットが1になるフラグビットから構成される入力信号メッセージ用および出力信号メッセージ用同期フラグとを備え、各I/O装置は、前記入力信号メッセージ用同期フラグが全て0になると前記機械装置から信号の入力を開始し、各CPU装置は前記入力信号メッセージ用同期フラグが全て1になると論理演算を開始し、各I/O装置は、前記出力信号メッセージ用同期フラグが全て1になると前記機械装置へ信号の出力を開始するようにしたシーケンスコントローラシステムにおけるソフトウェア処理方法。

IPC (5件)：

G05B 19/05 ,  G06F 11/18 310 ,  G06F 13/00 355 ,  G06F 13/38 350 ,  H04Q 9/02