特許
J-GLOBAL ID：200903076545736650
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-290427
公開番号（公開出願番号）：特開平8-130307
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】 4個のMOSトランジスタで構成されるHブリッジ回路におけるオン抵抗を低減しかつチップサイズの縮小化を可能にする。【構成】 4個のMOSトランジスタで構成されるHブリッジ回路において、上側アームトランジスタTr1,Tr2を縦型DMOSトランジスタで構成することでオン抵抗を低減する。また、下側アームトランジスタTr3,Tr4を表面拡散領域を有する横型DMOSトランジスタで構成することで、全てのトランジスタを横型DMOSトランジスタで構成した場合に比較して全体のオン抵抗を低減し、チップサイズを縮小する。また、縦型DMOSトランジスタのみで構成する場合のような周辺ウェルを形成する必要がなく、チップサイズを更に縮小することが可能となる。
請求項（抜粋）：
4個のMOSトランジスタで構成されるHブリッジ回路において、上側アームトランジスタと下側アームトランジスタとを異なる構成のMOSトランジスタで構成したことを特徴とする半導体装置。
FI (2件)：
H01L 29/78 657 G
, H01L 29/78 656 A
