特許

J-GLOBAL ID：200903076558897734

半導体用パッケージ

発明者： 工藤 潤一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-042625
公開番号（公開出願番号）：特開平9-237854
出願日： 1996年02月29日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】 半導体用のセラミックスパッケージにおいて、内部信号配線の高密度化を図った上で、抵抗やインダクタンスの増大を抑制する。【解決手段】 複数のセラミックス層2a、2b、2c、2dが積層一体化された多層セラミックス基板2と、セラミックス層2b、2c上に印刷形成された導体エレメント4および導電性材料が充填されたバイアホール5とを有する内部信号配線とを具備する半導体用パッケージである。内部信号配線は、隣接する少なくとも 2つのセラミックス層2b、2c上にそれぞれ形成された複数の導体エレメント4a、4b間を、バイアホール5aで電気的に接続した並列接続信号線を有している。

請求項（抜粋）：

複数のセラミックス層が積層一体化された多層セラミックス基板と、前記多層セラミックス基板のセラミックス層上に印刷形成された導体エレメントおよび導電性材料が充填されたバイアホールとを有する内部信号配線とを具備する半導体用パッケージにおいて、前記内部信号配線は、隣接する少なくとも 2つのセラミックス層上にそれぞれ形成された複数の導体エレメント間を、前記バイアホールで電気的に接続した並列接続信号線を有することを特徴とする半導体用パッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 23/12 301

FI (3件)：

H01L 23/12 N ,  H01L 23/12 301 L ,  H01L 23/12 Q

引用特許：

審査官引用 (1件)

• 特開平3-106047