特許

J-GLOBAL ID：200903076559850103

半導体装置及びその製造方法

発明者： 平尾 秀司
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-003060
公開番号（公開出願番号）：特開平11-204522
出願日： 1998年01月09日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 半導体基板上の最上層の層間絶縁膜に形成された最上層の埋め込み配線と埋め込み型の外部接続用電極とが電気的に確実に接続されるようにして、半導体装置の信頼性を向上させる。【解決手段】 最上層の配線110及び外部接続用電極112は、最上層の層間絶縁膜103に埋め込まれるように形成されている。最上層の層間絶縁膜103よりも下側に、最上層の配線110と外部接続用電極112とを接続する接続配線102が形成されている。

請求項（抜粋）：

半導体基板上の最上層の層間絶縁膜に形成されている最上層の埋め込み配線と、前記最上層の層間絶縁膜に形成されている埋め込み型の外部接続用電極と、前記最上層の層間絶縁膜よりも下側に形成されており、前記最上層の配線と前記外部接続用電極とを接続する接続配線とを備えていることを特徴とする半導体装置。