特許
J-GLOBAL ID：200903076565209681
入力信号位相補償回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-116672
公開番号（公開出願番号）：特開平10-308093
出願日： 1997年05月07日
公開日（公表日）： 1998年11月17日
要約：
【要約】【課題】 高周波動作時においても外部データを確実に取込むことができる入力信号位相補償回路を提供する。【解決手段】 モニタモードと通常動作モードとを有し、モード切替回路15と、内部データ信号INTD<0>,INTD<1>を入力する論理ゲート25と、論理ゲート25に接続される遅延回路27と、モニタモードにおいて遅延回路27から出力された信号MWDとクロック信号FCLKとを位相比較し、両信号の位相が揃うように可変遅延回路5で内部クロック信号INTCLKを遅延させる時間Dvを決定する位相比較器29とを備える。なお、通常動作モードでは時間Dvが固定され、位相補償されたタイミングでデータが取込まれる。
請求項（抜粋）：
モニタモードと通常動作モードとを有する入力信号位相補償回路であって、外部クロック信号をバッファリングして第1の内部クロック信号を生成する外部クロック信号入力手段と、外部データ信号をバッファリングして内部データ信号を生成する外部データ信号入力手段と、前記外部データ信号入力手段に接続され、前記内部データ信号を所定時間遅延させる遅延手段と、前記外部クロック信号入力手段に接続され、前記モニタモードでは、前記第1の内部クロック信号の位相を前記遅延手段から出力される信号の位相と一致させるよう前記第1の内部クロック信号を遅延させる時間を決定する一方、通常動作モードでは、前記第1の内部クロック信号を前記モニタモードで決定された時間遅延させ第2の内部クロック信号を生成する第1の位相補償手段と、前記外部データ入力手段に接続され、前記第2の内部クロック信号に応答して前記内部データ信号をラッチするラッチ手段とを備える入力信号位相補償回路。
FI (2件)：
G11C 11/34 354 C
, G11C 11/34 362 S
