特許
J-GLOBAL ID：200903076570129904
半導体記憶装置の検査方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304343
公開番号（公開出願番号）：特開平5-144296
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】ウェハープロセス後の半導体記憶装置のダイソート工程において、動作が不完全なメモリセル群に対して全てのメモリセルを不良として検出することが可能になる検査方法を提供する。【構成】ウェハ状態の半導体記憶装置に対して良品・不良品の判定を行う検査方法において、半導体チップ上のパッド15に電圧を印加することにより、メモリセルMCに蓄えられているデータを読み出した時にビット線対(BL、/BL)に現れる電位差または電流差が小さくなって読み出し難くなるように強制的に変化させ、上記ビット線対に十分な電位差または電流差を生じられない書込み・読み出しマージンの少ないメモリセルを不良と判定することを特徴とする。
請求項（抜粋）：
ウェハ状態の半導体記憶装置に対して良品・不良品の判定を行う検査方法において、半導体チップ上のパッドに電圧を印加することにより、メモリセルに蓄えられているデータを読み出した時にビット線対に現れる電位差または電流差が小さくなって読み出し難くなるように強制的に変化させ、上記ビット線対に十分な電位差または電流差を生じられない書込み・読み出しマージンの少ないメモリセルを不良と判定することを特徴とする半導体記憶装置の検査方法。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
