特許
J-GLOBAL ID：200903076571111561
MOS型半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-177344
公開番号（公開出願番号）：特開平5-343417
出願日： 1992年06月10日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 LDD構造特有の特性の劣化を防止する。【構成】 基板12上にゲート酸化膜14を介してゲート電極16が形成され、ソース・ドレイン領域18,20はチャネル側が低不純物濃度領域18b,20b、チャネルから離れた側が高不純物濃度領域18a,20aとなっている。ゲート電極16の側面には膜厚が100〜500Åの薄いシリコン酸化膜22を介してポリシリコンの導電体側壁24が形成され、導電体側壁24と低不純物濃度領域18b,20bの間には絶縁膜は存在せず、電気的に接続されている。ドレイン領域20bでホットエレクトロンが発生しても導電体側壁24中を拡散するため、相互コンダクタンス低下やしきい値電圧増大は起こらない。
請求項（抜粋）：
半導体基板上にゲート酸化膜を介してゲート電極が形成され、少なくともドレイン領域はチャネル側に低不純物濃度領域をもつLDD構造をしており、ゲート電極の側面には薄い絶縁膜を介して導電体が側壁状に形成されており、かつこの導電体側壁が前記低不純物濃度領域上にあってその低不純物濃度領域と直接接触していることを特徴とするMOS型半導体装置。
IPC (2件)：
H01L 21/336
, H01L 29/784
