CMOS長距離配線駆動回路

発明者： ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-333818
公開番号（公開出願番号）：特開2001-156180
出願日： 1999年11月25日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】高速かつ低消費電力なCMOS長距離配線駆動回路を提供する。【解決手段】プリチャージ期間において、SW1をオフ、SW2をオン、B1によりTr2のゲートにTr2をオフする電圧を印加する。信号伝送期間において、SW1をオン、SW2をオフ、第1のバイアス手段により第2のゲートに(V1+Vth)より低い電圧V2を印加する。

請求項（抜粋）：

第1のドレインを第1の接続点に接続し、第1のゲートを第1のスイッチ手段を介して第1の入力端子に接続し、第1のソースを第1の負の電源に接続した第1のN型MOSトランジスタと、第1の接続点と第2の接続点を接続する第1の伝送線路と、第1の接続点あるいは第2の接続点あるいは第1の伝送線路の途中に接続されていて第1の伝送線路を電圧V1に昇圧する第1のプリチャージ手段と、第2のドレインを第3の接続点に接続し、第2のゲートを第1のバイアス手段に接続し、第2のソースを第2の接続点に接続し、閾値電圧がVthである第2のN型MOSトランジスタと、第3の接続点と第1の正の電源を接続する第2のスイッチ手段と、第3の接続点と第1の出力端子の間に接続した第1のインバータ回路と、からなり、第1のスイッチ手段をオフ、第2のスイッチ手段をオン、第1のバイアス手段により第2のゲートに第2のN型MOSトランジスタをオフする電圧を印加して、第1の伝送線路のプリチャージを行い、第1のスイッチ手段をオン、第3のスイッチ手段をオフ、第1のバイアス手段により第2のゲートに(V1+Vth)より低い電圧V2を印加して、第1の入力信号から第1の出力端子へ信号を伝送することを特徴とするCMOS長距離配線駆動回路。

IPC (6件)：

H01L 21/8238 , H01L 27/092 , G06F 3/00 , H01L 27/04 , H01L 21/822 , H03K 19/0175

FI (4件)：

G06F 3/00 H , H01L 27/08 321 L , H01L 27/04 D , H03K 19/00 101 Z

Fターム (21件)：

5F038CD05 , 5F038CD13 , 5F038DF01 , 5F038DF08 , 5F038EZ20 , 5F048AA00 , 5F048AB04 , 5F048AB10 , 5F048AC03 , 5J056AA05 , 5J056BB06 , 5J056BB14 , 5J056BB17 , 5J056BB32 , 5J056CC19 , 5J056DD13 , 5J056DD28 , 5J056DD29 , 5J056EE11 , 5J056FF08 , 5J056KK01

前のページに戻る