特許
J-GLOBAL ID：200903076599661583
半導体記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-192159
公開番号（公開出願番号）：特開平6-326274
出願日： 1993年08月03日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 本発明は、半導体記憶装置において、1つのメモリセル内のGND電位のアンバランスを低減することを目的とする。【構成】 本発明は上記目的を達成するため、1対のドライバ(駆動用)トランジスタQ1 およびQ2 のソース領域9を共通にする。
請求項（抜粋）：
フリップフロップ回路を構成する1対の第1導電型の第1および第2の駆動用トランジスタおよび1対の第2導電型の第1および第2の負荷用トランジスタと、1対の第1および第2のアクセストランジスタとを有するメモリセルを備えた半導体記憶装置であって、前記メモリセルは、所定の方向に延びる前記第1の駆動用トランジスタのゲート電極と、前記第1の駆動用トランジスタのゲート電極と所定の間隔を隔ててほぼ同じ方向に延びるように形成された前記第2の駆動用トランジスタのゲート電極と、前記第1の駆動用トランジスタのゲート電極と所定の間隔を隔てて前記第1の駆動用トランジスタのゲート電極の延びる方向とほぼ同じ方向に延びて形成されるとともに前記第1および第2のアクセストランジスタのゲート電極を構成する1本のワード線とを含み、前記第1の駆動用トランジスタのゲート電極と前記第2の駆動用トランジスタのゲート電極との間には、前記第1の駆動用トランジスタのソース領域と前記第2の駆動用トランジスタのソース領域とが互いに電気的に接続するように形成されている、半導体記憶装置。
IPC (3件)：
H01L 27/11
, H01L 21/3205
, H01L 27/092
H01L 27/10 381
, H01L 21/88 P
, H01L 27/08 321 K
