特許

J-GLOBAL ID：200903076605999656

ダイナミツク型半導体記憶装置

発明者： 大脇 幸人 ,  加藤 大輔 ,  高島 大三郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-161899
公開番号（公開出願番号）：特開平5-012866
出願日： 1991年07月02日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】トランスファゲートMOSトランジスタのしきい値電圧を低くし、TDDB寿命を改善することを可能としたDRAMを提供することを目的とする。【構成】ビット対線BL,/BLとワード線WL、およびこれらの交差部に配列されたメモリセルMCを有するメモリセルアレイと、ワード線を選択するためのデコーダ3と、選択されたワード線に“H”レベル電位を与え非選択ワード線に“L”レベル電位を与えるワード線駆動回路2と、ビット線に接続されてメモリセルから読み出された信号電圧を増幅するビット線センスアンプ1とを有するDRAMにおいて、出力端子N1 が活性化されたビット線センスアンプ1を介して“L”レベル側のビット線に接続されて、ワード線の“L”レベル電位より高い“L”レベル電位を発生するビット線“L”レベル電位発生回路4を備えた。

請求項（抜粋）：

互いに交差して配設されたビット線とワード線、およびこれらの交差部に配列形成されたMOSトランジスタとキャパシタからなるダイナミック型メモリセルを有するメモリセルアレイと、前記ワード線を選択するためのデコーダと、前記デコーダにより選択されたワード線に“H”レベル電位を与え、非選択のワード線に“L”レベル電位を与えるワード線駆動回路と、前記ビット線に接続されて前記メモリセルから読み出された信号電圧を増幅するビット線センスアンプと、出力端子が活性化された前記ビット線センスアンプを介して“L”レベル側のビット線に接続される、前記ワード線の“L”レベル電位より高い“L”レベル電位を発生するビット線“L”レベル電位発生回路と、を備えたことを特徴とするダイナミック型半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  H01L 27/108

FI (2件)：

G11C 11/34 354 D ,  H01L 27/10 325 V

引用特許：

審査官引用 (4件)

• 特開昭60-191499
  
• 特開平2-246089
  
• 特開平2-005290
  
• 特開平2-246516