特許

J-GLOBAL ID：200903076609881404

半導体装置およびその製造方法

発明者： 藤木 謙昌 ,  原田 繁 ,  足達 廣士 ,  足立 悦志
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-132580
公開番号（公開出願番号）：特開平5-326718
出願日： 1992年05月25日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 本発明は、複数のビアホールを有し、かついずれのビアホールにおいても、その径が一定にされた、多層配線構造の半導体装置を得ることを主要な特徴とする。【構成】 半導体基板1の上に第1の配線層のパターン9a,9b,9cが設けられている。第1の配線層のパターン9a,9b,9cを覆うように半導体基板1の上に層間絶縁膜10が設けられている。層間絶縁膜10の表面を平坦化させるために、層間絶縁膜10の表面にシリコンラダー樹脂14が塗布されている。シリコンラダー樹脂14および層間絶縁膜10中に、第1の配線層のパターン9aの表面の第1の接続部90aを露出させるための第1のビアホール10aと第1の配線層のパターン9bの第2の接続部90bを露出させるための第2のビアホール10bが貫通して設けられている。第1のビアホール10aと第2のビアホール10bを通って、第1の接続部90aと第2の接続部90bに接続されるように、半導体基板1の上に第2の配線層12が設けられている。

請求項（抜粋）：

半導体基板と、前記半導体基板の上に設けられ、第1の接続部と第2の接続部を有する第1の配線層と、前記第1の配線層を覆うように前記半導体基板の上に設けられた層間絶縁膜と、前記層間絶縁膜の表面を平坦化させるために、該層間絶縁膜の表面に塗布された下記一般式を有するシリコンラダー樹脂と、【化1】(式中、R1 はフェニル基または低級アルキル基であり、R1 は同種でもよく、異種でもよい,また、R2 は水素原子または低級アルキル基であり、R2 は同種でもよく、異種でもよい,さらに、n は20〜1000の整数を示す。)前記シリコンラダー樹脂および前記層間絶縁膜中に貫通して設けられ、前記第1の配線層の表面の前記第1の接続部を露出させるための第1のビアホールと、前記第1の配線層の前記第2の接続部を露出させるための第2のビアホールと、前記第1および第2のビアホールを通って前記第1および第2の接続部に接続されるように、前記半導体基板の上に設けられた第2の配線層とを備える、半導体装置。

IPC (2件)：

H01L 21/90 ,  H01L 21/3205

FI (2件)：

H01L 21/88 K ,  H01L 21/88 B

引用特許：

審査官引用 (4件)

• 特開平2-026053
  
• 特開昭61-256731
  
• 特開平2-277255
  
• 特開昭62-067839