特許

J-GLOBAL ID：200903076614698340

半導体装置の製造方法

発明者： 佐竹 哲郎
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2002-179591
公開番号（公開出願番号）：特開2004-023030
出願日： 2002年06月20日
公開日（公表日）： 2004年01月22日
要約：

【課題】絶縁膜として低誘電率膜を用いる場合において、化学増幅型レジストを用いたリソグラフィーによりトレンチパターンを形成し、所望のデュアルダマシン配線を得る。【解決手段】半導体基板上に、低誘電率膜103を堆積し、低誘電率膜103中にビアホール106を形成する。その後、ビアホール106を含む低誘電率膜103上に、金属膜107を形成する。続いて、その上に化学増幅型レジスト108を堆積し、リソグラフィー法により、トレンチパターン109を形成する。その結果、金属膜107が保護膜となり、低誘電率膜103と化学増幅型レジスト108が直接接触することが無いので、レジストパターン109は正確に形成され、所望のデュアルダマシン構造を得ることが出来る。【選択図】 図2

請求項（抜粋）：

半導体基板上に、低誘電率膜を堆積する工程と、 前記低誘電率膜中にビアホールを形成する工程と、 前記ビアホール含む前記低誘電率膜上に、金属膜を形成する工程と、 前記金属膜上に化学増幅型レジスト膜を形成する工程と、 前記化学増幅型レジストをマスクとしてトレンチを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/768 ,  H01L21/316 ,  H01L21/318

FI (3件)：

H01L21/90 A ,  H01L21/316 M ,  H01L21/318 C

Fターム (46件)：

5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ26 ,  5F033QQ41 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR23 ,  5F033RR29 ,  5F033TT04 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX05 ,  5F033XX09 ,  5F033XX10 ,  5F033XX24 ,  5F033XX28 ,  5F058BA20 ,  5F058BD02 ,  5F058BD03 ,  5F058BD15 ,  5F058BD18 ,  5F058BF07 ,  5F058BJ02