特許

J-GLOBAL ID：200903076618835938

半導体装置及びその製造方法

発明者： 小松 裕司
出願人/特許権者： ソニー株式会社
代理人 (1件)： 半田 昌男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-105000
公開番号（公開出願番号）：特開平10-303412
出願日： 1997年04月22日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 ゲート電極に仕事関数がシリコンのミッドギャップ付近にある材料を用いた場合でも、イオン注入による自己整合拡散層を形成する際のイオンがチャネルに注入されるのを阻止することができる程度にゲート電極を厚くでき、かつ、ゲート酸化膜に過剰な引っ張り応力を加えることのない半導体装置及びその製造方法を提供する。【解決手段】 ゲート電極11はWSix 13とポリシリコン14からなり、下層のWSix がゲート酸化膜12と接する。WSix の仕事関数はシリコンのミッドギャップ付近にあるため、しきい値電圧Vthを適正な値に制御できる。WSix の膜厚を薄くすることによりゲート酸化膜に加わる引っ張り応力は軽減され、WSix の上にポリシリコンを形成することにより、ゲート電極全体の膜厚を十分に厚くできる。

請求項（抜粋）：

チャネルの上にゲート酸化膜を介して形成されたゲート電極を有する半導体装置において、前記ゲート電極は、前記ゲート酸化膜に接する下層が高融点金属シリサイド、上層がポリシリコンからなる二層構造であることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/285 301 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 29/78 301 P ,  H01L 21/285 301 T ,  H01L 27/08 321 D