特許
J-GLOBAL ID:200903076633225569
差動増幅回路
発明者:
出願人/特許権者:
代理人 (1件):
長尾 常明
公報種別:公開公報
出願番号(国際出願番号):特願2001-008647
公開番号(公開出願番号):特開2002-217654
出願日: 2001年01月17日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 入力電圧範囲が電源電圧内いっぱいであっても正常動作して入力オフセット電圧特性を高精度化し、高速動作も可能とする。【解決手段】 閾値電圧がVTP1の第1の入力差動対トランジスタP101,P102と、閾値電圧がVTP2(|VTP2|<|VTP1|)の第2の入力差動対トランジスタP103,P104と、両入力差動対に共通の電流源トランジスタP100と、前記第1の入力差動対トランジスタのドレインに接続された第1の能動負荷トランジスタN105,N106と、該第1の能動負荷トランジスタのソースと前記第2の入力差動対トランジスタのドレインに接続された第2の能動負荷トランジスタN107,N108とを具備する。
請求項(抜粋):
ゲートが差動入力端子に接続された第1の閾値電圧のトランジスタ対でなる第1の入力差動対と、ゲートが前記差動入力端子に接続された前記第1の閾値電圧と異なる第2の閾値電圧のトランジスタ対でなる第2の入力差動対と、両入力差動対に共通の電流源トランジスタと、前記第1の入力差動対の各トランジスタのドレインにドレインが接続されたトランジスタ対でなる第1の能動負荷と、前記第2の入力差動対の各トランジスタのドレインにドレインが接続され且つ前記第1の能動負荷の各トランジスタのソースにドレインが接続されたトランジスタ対でなる第2の能動負荷とを具備し、前記第1,第2の能動負荷の各トランジスタのゲートを、前記第1の入力差動対の一方のトランジスタのドレインに接続し、前記第1の入力差動対の他方のトランジスタのドレインから出力を取り出したことを特徴とする差動増幅回路。
IPC (2件):
FI (2件):
H03F 3/45 A
, H03F 3/34 A
Fターム (47件):
5J066AA00
, 5J066AA12
, 5J066CA13
, 5J066CA34
, 5J066CA53
, 5J066CA65
, 5J066FA20
, 5J066HA10
, 5J066HA14
, 5J066HA15
, 5J066HA16
, 5J066HA17
, 5J066HA25
, 5J066KA06
, 5J066KA09
, 5J066KA12
, 5J066MA19
, 5J066MA22
, 5J066ND04
, 5J066ND14
, 5J066ND22
, 5J066ND23
, 5J066PD01
, 5J066TA02
, 5J066TA03
, 5J066TA06
, 5J091AA01
, 5J091AA12
, 5J091CA13
, 5J091CA34
, 5J091CA53
, 5J091CA65
, 5J091FA20
, 5J091HA10
, 5J091HA14
, 5J091HA15
, 5J091HA16
, 5J091HA17
, 5J091HA25
, 5J091KA06
, 5J091KA09
, 5J091KA12
, 5J091MA19
, 5J091MA22
, 5J091TA02
, 5J091TA03
, 5J091TA06
引用特許:
出願人引用 (3件)
-
特開平1-106607
-
特開平4-074009
-
増幅回路
公報種別:公開公報
出願番号:特願平4-253463
出願人:株式会社東芝
審査官引用 (3件)
-
特開平1-106607
-
特開平4-074009
-
増幅回路
公報種別:公開公報
出願番号:特願平4-253463
出願人:株式会社東芝
前のページに戻る