特許

J-GLOBAL ID：200903076634222873

多重プロセッサコンピューターシステムのアーキテクチャ

発明者： トーマス エフ.ハイル ,  クレイグ エイ.ウォールラス ,  ジミー ディー.パイク ,  エドワード エイ.マクドナルド ,  アーサー エフ.コウチクロフト,ジュニア ,  ピー.クリス ラウバー ,  ダニエル シー.ロビンズ ,  ジーン エフ.ヤング
出願人/特許権者： エヌ・シ-・ア-ル・インタ-ナショナル・インコ-ポレイテッド
代理人 (1件)： 西山 善章
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258903
公開番号（公開出願番号）：特開平5-210641
出願日： 1992年09月03日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】多重プロセッサコンピューターシステムのアーキテクチャを構築する方法および装置を与える。【構成】多重プロセッサシステム100は、各システムバス110-112に結合された少なくとも二つのプロセッサ102-108と、システムバスに結合された少なくとも二つの入出力バスとを含む。各入出力バス114-116について単一システムバスに負荷をかける代償の下に多重拡張スロット156-158をホストすることができる。システムおよび入出力バスは各々独立に調停され、本発明の多重プロセッサシステムに対する分離バスシステムを確定する。システムの主メモリは少なくとも二つのメモリインターリーブ118-120からなり、それらはシステムバスを通して同時にアクセスすることができる。各入出力バスは、入出力バスエイジェントにより主メモリもしくはメモリインターリーブを介して読み取り/書き込みされるデータをバッファする入出力バスインターフェース回路134-136により、システムバスにインターフェースされる。

請求項（抜粋）：

多重プロセッサアーキテクチャであって、少なくとも二つのシステムバスと、該少なくとも二つのシステムバスのそれぞれに結合された少なくとも二つのプロセッサと、少なくとも二つのメモリインターリーブにしてその各々が、該少なくとも二つのシステムバスに結合された少なくとも二つのポートを各々に有するインターリーブと少なくとも一つの入出力バスにしてその上に駐在するエイジェントを、エイジェント相互に、また該プロセッサ、および該少なくとも二つのメモリインターリーブに結合する前記入出力バスと、該少なくとも二つの入出力バスを該少なくとも二つのシステムバスに結合するための少なくとも一つの入出力バスインターフェース手段とを含み、該少なくとも二つのシステムバスおよび該少なくとも一つの入出力バスの制御が独立に調停され、該少なくとも一つの入出力バスインターフェース手段が、該エイジェントから書き込まれるべきデータを該少なくとも二つのメモリインターリーブにラッチ留めするための、かつ該エイジェントにより読み取られるべきデータを該少なくとも二つのメモリインターリーブから先取り読みするためのバッファ手段を含むことを特徴とする多重プロセッサアーキテクチャ。

引用特許：

審査官引用 (5件)

• 特開昭62-092059
  
• 特開昭63-137357
  
• 特開平1-175656
  
• 特開平2-219155
  
• 特開昭62-009059