特許

J-GLOBAL ID：200903076646794937

マスタースライス型半導体集積回路

発明者： 西崎 喜仁
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-320350
公開番号（公開出願番号）：特開平6-169074
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】基本セルの種類を増やすことなく回路構造の均一性を確保した上でチップ面積の低減化が図られた基本セルを備えたマスタースライス型半導体集積回路を提供する。【構成】トランジスタ群をP-N-N-Pの順に配列するとともに、グラウンド線を第1もしくは第2のNチャンネルトランジスタ群に重ねて配線する。

請求項（抜粋）：

互いに並行に上下方向に延びる第1及び第2のゲート電極とこれら第1及び第2のゲート電極により互いに左右に隔てられた第1、第2及び第3のPチャンネルソースドレイン領域とからなる第1のPチャンネルトランジスタ群、該第1のPチャンネルトランジスタ群に上下方向に隣接して配置された、互いに並行に上下方向に延びそれぞれ前記第1及び第2のゲート電極に接続された第3及び第4のゲート電極とこれら第3及び第4のゲート電極により互いに左右に隔てられた第1、第2及び第3のNチャンネルソースドレイン領域とからなる第1のNチャンネルトランジスタ群、該第1のNチャンネルトランジスタ群に上下方向に隣接して配置された、互いに並行に上下方向に延びる第5及び第6のゲート電極とこれら第5及び第6のゲート電極により互いに左右に隔てられた第4、第5及び第6のNチャンネルソースドレイン領域とからなる第2のNチャンネルトランジスタ群、および該第2のNチャンネルトランジスタ群に上下方向に隣接して配置された、互いに並行に上下方向に延びそれぞれ前記第5及び第6のゲート電極に接続された第7及び第8のゲート電極とこれら第7及び第8のゲート電極により互いに左右に隔てられた第4、第5及び第6のPチャンネルソースドレイン領域とからなる第2のPチャンネルトランジスタ群からなる基本セルが上下左右に多数配列されてなり、電源線が、互いに上下に隣接する前記基本セルの間を左右に延びるとともに、グラウンド線が、前記第1のNチャンネルトランジスタ群もしくは前記第2のNチャンネルトランジスタ群に重なって左右に延びてなることを特徴とするマスタースライス型半導体集積回路。