特許

J-GLOBAL ID：200903076662662110

半導体用マウントペースト

発明者： 原 実
出願人/特許権者： 東芝ケミカル株式会社
代理人 (1件)： 諸田 英二
公報種別：公開公報
出願番号（国際出願番号）：特願2001-107360
公開番号（公開出願番号）：特開2002-305212
出願日： 2001年04月05日
公開日（公表日）： 2002年10月18日
要約：

【要約】【課題】 従来エポキシ樹脂がもっていた特性を生かしつつ低応力性を有し、さらに低温硬化が可能な半導体用マウントペーストを提供する。【解決手段】 (A)ビスフェノール型エポキシ樹脂、(B)イソシアネート当量が1000以上であるウレタンプレポリマー、(C)硬化剤として、ヒドラジッド(例えばビスフェノールAエーテルジカルボン酸ヒドラジド)およびジシアンジアミド、並びに(D)銀粉を必須成分とし、ペースト全体に対して、[(A)+(B)]の樹脂成分が10〜40重量%、(C)硬化剤のヒドラジッドが1〜10重量%、(C)硬化剤のジシアンジアミドが1〜10重量%、(D)銀粉が20〜75重量%、それぞれ配合されてなる半導体用マウントペーストである。

請求項（抜粋）：

(A)ビスフェノール型エポキシ樹脂、(B)イソシアネート当量が1000以上であるウレタンプレポリマー、(C)硬化剤として、ヒドラジッドおよびジシアンジアミド、並びに(D)銀粉を必須成分とし、ペースト全体に対して、[(A)+(B)]の樹脂成分が10〜40重量%、(C)硬化剤のヒドラジッドが1〜10重量%、(C)硬化剤のジシアンジアミドが1〜10重量%、(D)銀粉が20〜75重量%の割合に、それぞれ配合されてなることを特徴とする半導体用マウントペースト。

IPC (8件)：

H01L 21/52 ,  C08G 59/24 ,  C08G 59/56 ,  C08K 3/08 ,  C08L 63/02 ,  C09J 9/02 ,  C09J163/02 ,  C09J175/04

FI (8件)：

H01L 21/52 E ,  C08G 59/24 ,  C08G 59/56 ,  C08K 3/08 ,  C08L 63/02 ,  C09J 9/02 ,  C09J163/02 ,  C09J175/04

Fターム (32件)：

4J002CD051 ,  4J002CK022 ,  4J002DA078 ,  4J002EQ026 ,  4J002ET007 ,  4J002FD146 ,  4J002FD147 ,  4J002GJ01 ,  4J036AD08 ,  4J036DC27 ,  4J036DC31 ,  4J036DC35 ,  4J036FB10 ,  4J036JA06 ,  4J040EC061 ,  4J040EF151 ,  4J040EF291 ,  4J040EF292 ,  4J040EF301 ,  4J040EF302 ,  4J040HA066 ,  4J040HC15 ,  4J040HC16 ,  4J040JA05 ,  4J040JB02 ,  4J040KA03 ,  4J040KA16 ,  4J040KA32 ,  4J040LA08 ,  4J040LA09 ,  4J040NA20 ,  5F047BA34