特許
J-GLOBAL ID:200903076674073463
NROMアレイのためのプログラミングおよび消去方法
発明者:
,
出願人/特許権者:
代理人 (1件):
社本 一夫 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-338271
公開番号(公開出願番号):特開2002-319288
出願日: 2001年11月02日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 NROMアレイのための改良されたプログラミングおよび消去方法を提供する。【解決手段】 メモリアレイをプログラミングおよび消去方法は、メモリアレイの現在の状態に対しプログラミングまたは消去パルスを適応させるステップを含む。適応させるステップは、メモリアレイの高速ビットをプログラムするために使用されるプログラミングパルスの電圧レベルを決定するステップと、メモリアレイの初期プログラミングパルスレベルを、高速ビットのプログラミングパルスに概して近接したレベルに設定するステップとを含む。消去の場合、メモリアレイの低速に消去するビットを消去するために使用される消去パルスの消去条件を決定するステップと、メモリアレイの初期消去条件を、低速に消去するビットの消去条件に概して近接した条件に設定するステップとを含む。
請求項(抜粋):
プログラミングパルスを使用する、メモリアレイをプログラムする方法であって、該メモリアレイの現在の状態に対し該プログラミングパルスを適応させるステップを含む方法。
IPC (6件):
G11C 16/02
, G11C 16/04
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (7件):
G11C 17/00 611 E
, G11C 17/00 621 Z
, G11C 17/00 611 A
, G11C 17/00 612 B
, G11C 17/00 612 E
, H01L 29/78 371
, H01L 27/10 434
Fターム (23件):
5B025AA07
, 5B025AB02
, 5B025AC04
, 5B025AD04
, 5B025AD08
, 5B025AE08
, 5F083EP18
, 5F083EP23
, 5F083EP48
, 5F083ER02
, 5F083ER05
, 5F083GA15
, 5F083GA16
, 5F083GA17
, 5F083GA21
, 5F083ZA21
, 5F101BA45
, 5F101BB05
, 5F101BC11
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF05
引用特許:
前のページに戻る