特許

J-GLOBAL ID：200903076675667529

フラッシュEEPROMメモリの消去方法

発明者： チー-リャン チェン ,  アイ-チュイン ピーター チャン ,  ジェームズ シー. ユ ,  チエン-シェン ス ,  チャオ-ベン カオ
出願人/特許権者： イーオン シリコン デバイシス, インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-128399
公開番号（公開出願番号）：特開平11-039890
出願日： 1998年05月12日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】 改良したフラッシュEEPROMメモリ装置の消去方法を提供する。【解決手段】 本発明消去方法によれば、ソース領域及び第一及び第二半導体領域へ一方の極性の第一電圧を印加し、且つ同時的に、ゲートへ反対極性の第二電圧を印加し、その際にフローティングゲート上の電荷をフローティングゲート誘電膜を介して第一領域及びソース領域の両方へトンネル動作させ、その際にフローティングゲートによって維持されている電荷を除去する。

請求項（抜粋）：

反対導電型の第二半導体領域内に形成してある一方の導電型の第一半導体領域と、前記第一半導体領域内に形成されている反対導電型のソース及びドレイン領域と、(1)前記第一領域の上側に存在しており且つ前記第一領域から及び前記ソース及びドレイン領域からフローティングゲート誘電膜によって電気的に分離されている電荷を維持するフローティングゲート及び(2)前記フローティングゲートの上側で且つそれから絶縁層によって電気的に分離されている制御ゲートを包含するゲートとを有する電気的に消去可能でプログラム可能なリードオンリ非揮発性半導体メモリの電気的消去方法において、前記ソース、第一及び第二領域へ一方の極性の第一電圧を印加し、前記制御ゲートへ反対極性の第二電圧を同時的に印加し、その際に前記フローティングゲート上の電荷が前記フローティングゲート誘電膜を介して前記第一領域及びソース領域の両方へトンネル動作し、その際に前記フローティングゲートによって維持されている電荷を除去する、上記各ステップを有することを特徴とする方法。