特許
J-GLOBAL ID:200903076701680059
抵抗変化素子を用いたメモリセルとその制御方法
発明者:
,
出願人/特許権者:
代理人 (3件):
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別:公開公報
出願番号(国際出願番号):特願2002-359069
公開番号(公開出願番号):特開2004-193312
出願日: 2002年12月11日
公開日(公表日): 2004年07月08日
要約:
【課題】ロジック回路中に容易に適用可能な抵抗変化素子を用いたメモリセルとその制御方法を提案する。【解決手段】書き込み線3および第一の電圧印加線1および第二の電圧印加線2と出力線9を備え、ゲートに書き込み線3が接続された入力用トランジスタ5と、この入力用トランジスタ5に接続された抵抗変化素子4と、この抵抗変化素子4と入力用トランジスタ5の中間ノード6に接続された、出力制御線8によってオンオフ制御される出力トランジスタ7から構成される。【選択図】 図1
請求項(抜粋):
書き込み線および第一の電圧印加線および第二の電圧印加線と出力線を少なくとも備え、ゲートに書き込み線が接続された入力用トランジスタと、前記入力用トランジスタに接続された抵抗変化素子と、前記抵抗変化素子と前記入力用トランジスタの中間ノードに接続された、出力制御線によってオンオフ制御される出力トランジスタからなる抵抗変化素子を用いたメモリセル。
IPC (4件):
H01L27/10
, G11C11/22
, G11C13/00
, H01L27/105
FI (4件):
H01L27/10 451
, G11C11/22 503
, G11C13/00 A
, H01L27/10 444A
Fターム (7件):
5F083FR05
, 5F083FR07
, 5F083FZ10
, 5F083HA10
, 5F083JA36
, 5F083JA40
, 5F083PR22
前のページに戻る