特許
J-GLOBAL ID：200903076716818936
ビット線容量分離を含む強誘電体を用いたRAM検出構成
発明者：
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-133203
公開番号（公開出願番号）：特開平7-147094
出願日： 1994年06月15日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】強誘電体メモリの検出動作を改良すること。【構成】強誘電体メモリは、強誘電体メモリセルと結合する信号を生成するためのビット線を含む。集積化された負荷キャパシタとセンスアンプも、ビット線に結合している。分離回路が、ビット線負荷キャパシタをセンスアンプおよび強誘電体メモリセルからセンスアンプの活性動作中に選択的かつ電気的に分離するために含まれている。分離回路は、不揮発性強誘電体メモリ動作および揮発性ダイナミックメモリ動作のいずれにも適合する。
請求項（抜粋）：
ビット線と、ビット線と結合するデータ入出力端子を有する強誘電体メモリセルと、前記ビット線と結合する負荷キャパシタと、前記ビット線と結合するセンスアンプと、前記負荷キャパシタを前記センスアンプおよび強誘電体メモリセルから電気的に分離するための分離回路と、を備えた強誘電体メモリ。
IPC (5件)：
G11C 14/00
, G11C 11/22
, H01L 21/8242
, H01L 27/108
, H01L 27/10 451
G11C 11/34 352 A
, H01L 27/10 325 J
