特許
J-GLOBAL ID：200903076736343276
電源回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-252427
公開番号（公開出願番号）：特開平8-115134
出願日： 1994年10月18日
公開日（公表日）： 1996年05月07日
要約：
【要約】【目的】 小型で発熱が少なく良好な効率を有するとともに安価に構成できる電源回路を提供する。【構成】 整流電圧Vrec を出力するブリッジ整流回路3には入力電圧検出部7が接続され、入力電圧検出部7は平滑用コンデンサ6にて平滑化された電圧VC1を電圧レギュレータ8に出力する。電圧レギュレータ8は分圧回路12を介してしきい値電圧VTH2 をコンパレータ12の非反転入力端子に出力する。又、入力電圧検出部7は分圧回路15を介して検出電圧VDET2をコンパレータ12の反転入力端子に出力する。コンパレータ12はトランジスタ19を介してブリッジ整流回路3に接続される電圧平滑化部28の入力側に設けられたトランジスタ22に接続されている。電圧平滑化部28には平滑用コンデンサ27が設けられている。
請求項（抜粋）：
入力した整流電圧(Vrec )から整流電圧(Vrec )に比例した検出電圧(VDET1)を取り出す入力電圧検出部(7)と、整流電圧(Vrec )を平滑化して直流電圧(VDC)を生成する電圧平滑化部(28)と、前記電圧平滑化部(28)への整流電圧(Vrec )の入力をオン・オフ制御するための制御素子(22)と、前記入力電圧検出部(7)が検出した検出電圧(VDET1)に基づき、整流電圧(Vrec )が予め設定された設定値以下である間だけ整流電圧(Vrec )を電圧平滑化部(28)に入力させるように前記制御素子(22)を制御する出力電圧設定部とからなる電源回路。
IPC (5件)：
G05F 1/56 310
, G05F 1/56 330
, H02M 7/06
, H02M 7/21
, H02M 3/155
