特許
J-GLOBAL ID：200903076743667150
2重化STM/ATM変換装置の同期化方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平7-208174
公開番号（公開出願番号）：特開平9-055752
出願日： 1995年08月15日
公開日（公表日）： 1997年02月25日
要約：
【要約】【目的】 主信号の瞬断を起こすことなく、両系の出力ATMセルを一致させる。【構成】 0系と1系のSTM/ATM変換装置30,60内に同期化制御部50,80を設け、それらの制御部50と80間を系間信号線で接続する。各制御部50,80では、系間信号線を介して、それぞれのセル組立バッファ39-1,...,69-1,...単位に、セル組立バッファ内の蓄積データが、AALペイロードの最終バイトとなっている状態であり、予め取り決められたAALヘッダのシーケンスナンバ値となるタイミングで、0系から1系に対して同期化を実行するセル組立バッファ番号を通知する。通知を受けた予備系は、次のSTMフレームのSTMデータからセル組立バッファへのSTMデータ取り込みを開始する。これにより、0系と1系のセル組立バッファのSTMデータ蓄積状態を、主信号の瞬断を起こすことなく一致させることができる。
請求項（抜粋）：
STM形式信号からATM形式信号への信号変換を行う現用系のSTM/ATM変換装置と予備系のSTM/ATM変換装置を備えた2重化構成をとり、前記各系のSTM/ATM変換装置は、前記STM形式信号を構成するSTMデータを入力し、そのSTMデータを1つ又は複数のセル組立バッファに振り分けて格納する振り分け格納手段と、前記セル組立バッファに格納されたSTMデータをアセンブルし、ATMアダプテーションレイヤの処理に基づいて、前記ATM形式信号を構成するATMセルのペイロードにマッピングし、ATMヘッダを付加して前記STMデータをATMセル化するATMセル化手段と、前記セル組立バッファへのSTMデータの振り分け格納を制御すると共に、前記セル組立バッファからのATMセルの読み出しを制御する制御手段とを、有する2重化STM/ATM変換装置において、前記現用系のSTM/ATM変換装置と前記予備系のSTM/ATM変換装置との間を接続する1つ又は複数の系間信号線を設け、前記系間信号線を介してそれぞれのセル組立バッファ単位に、前記セル組立バッファ内の蓄積データが、ATMアダプテーションレイヤ・ペイロードの最終バイトとなっている状態であり、予め取り決められたATMアダプテーションレイヤ・ヘッダのシーケンスナンバ値となるタイミングで、前記現用系のSTM/ATM変換装置から前記予備系のSTM/ATM変換装置に対して同期化を実行するセル組立バッファ番号を通知し、その通知を受けた前記予備系のSTM/ATM変換装置は、次のSTMフレームのSTMデータから前記セル組立バッファへのSTMデータ取り込みを開始することにより、前記現用系のSTM/ATM変換装置の出力ATMセルと前記予備系のSTM/ATM変換装置の出力ATMセルとを一致させることを特徴とする2重化STM/ATM変換装置の同期化方法。
IPC (5件)：
H04L 12/28
, H04J 3/00
, H04L 1/22
, H04L 7/08
, H04Q 3/00
H04L 11/20 D
, H04J 3/00 U
, H04L 1/22
, H04L 7/08 Z
, H04Q 3/00
, H04L 11/20 C
