特許

J-GLOBAL ID：200903076755983146

メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法

発明者： 向田 直樹 ,  木田 健三
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 大石 皓一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-204171
公開番号（公開出願番号）：特開2003-015947
出願日： 2001年07月05日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるメモリコントローラを提供する。【解決手段】 複数の物理ブロックを複数のグループに分類する手段と、各グループに含まれる不良物理ブロックの数が所定数以下である場合には、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより仮想ブロックを形成し、少なくとも一つのグループに含まれる不良物理ブロックの数が所定数を超えている場合には、当該グループより選ばれるべき物理ブロックを他のグループに属する物理ブロックによって代替することにより仮想ブロックを形成する手段と、隣り合うホストアドレスを仮想ブロック内において互いに異なる物理ブロックに割り当てる手段とを備える。

請求項（抜粋）：

ホストコンピュータより供給されるホストアドレスに基づいて、複数の物理ブロックからなるメモリにアクセスするメモリコントローラであって、前記複数の物理ブロックを複数のグループに分類する手段と、各グループに含まれる不良物理ブロックの数が所定数以下である場合には、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより仮想ブロックを形成し、少なくとも一つのグループに含まれる不良物理ブロックの数が前記所定数を超えている場合には、当該グループより選ばれるべき物理ブロックを他のグループに属する物理ブロックによって代替することにより前記仮想ブロックを形成する手段と、隣り合うホストアドレスを前記仮想ブロック内において互いに異なる物理ブロックに割り当てる手段とを備えるメモリコントローラ。

IPC (6件)：

G06F 12/02 570 ,  G06F 12/00 597 ,  G06F 12/06 515 ,  G06F 12/06 523 ,  G06F 12/16 310 ,  G11C 17/00

FI (6件)：

G06F 12/02 570 A ,  G06F 12/00 597 U ,  G06F 12/06 515 Q ,  G06F 12/06 523 C ,  G06F 12/16 310 R ,  G11C 17/00 E

Fターム (14件)：

5B003AA05 ,  5B003AB05 ,  5B003AC04 ,  5B003AC05 ,  5B003AC07 ,  5B003AD03 ,  5B003AD08 ,  5B003AE01 ,  5B018GA04 ,  5B018HA35 ,  5B018NA06 ,  5B060BA13 ,  5B060CA15 ,  5B060MM14