特許

J-GLOBAL ID：200903076757587957

表面実装型パッケージ及びその実装方法

発明者： 太田 為治 ,  山崎 高志 ,  合原 憲一
出願人/特許権者： 株式会社デンソー ,  京セラ株式会社
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-329819
公開番号（公開出願番号）：特開平10-173324
出願日： 1996年12月10日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 実装状態での信頼性の向上を、極めて簡単な構造により実現すると共に、実装工程を簡略化すること。【解決手段】 加速度センサ回路2を搭載したパッケージ本体1の実装面(底面)には、所定個数の信号電極3の他に、加速度センサ回路2及び信号電極3などとは電気的に絶縁された状態の円形状の疑似電極5が4個形成される。パッケージ本体1の実装面における対向縁部には、面取り部1aが形成され、この面取り部1aに信号電極と一体化された状態の補助信号電極4が形成される。パッケージ本体1は、配線基板9に対しはんだペーストを用いたリフロー法により実装され、その実装時には、疑似電極4部分のはんだ10が溶融した状態で発生する内圧によって、パッケージ本体1及び配線基板9間のクリアランスが保持されるようになり、以てはんだ厚が確保される。

請求項（抜粋）：

回路素子が搭載されるパッケージ本体の実装面に当該回路素子と接続される信号電極を備え、前記信号電極を配線基板側に形成された配線パターンに対してはんだにより直接的に接続するようにした表面実装型パッケージにおいて、前記パッケージ本体の実装面に、前記配線基板側に形成された被接続部に対してはんだにより接続される疑似電極を形成し、そのはんだの溶融状態で発生する内圧によって前記パッケージ本体及び配線基板間のクリアランスを保持する構成としたことを特徴とする表面実装型パッケージ。

IPC (2件)：

H05K 3/34 501 ,  H01L 23/04

FI (2件)：

H05K 3/34 501 D ,  H01L 23/04 D

引用特許：

審査官引用 (3件)

• 特開平2-208997
  
• 特開昭60-171747
  
• 特開平3-223693