特許

J-GLOBAL ID：200903076762800847

A/D変換器

発明者： 伊藤 正雄 ,  河野 浩之 ,  三木 隆博
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334191
公開番号（公開出願番号）：特開2001-156637
出願日： 1999年11月25日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】 A/D変換時にアナログ信号を処理する際、電圧振幅が最適な値からずれ難く、精度が劣化し難くいA/D変換器を得ることである。【解決手段】 トランジスタMn7(7)、Mn9(9)と対称にトランジスタMn8(8)、Mn10(10)が接続され、Mn7(7)、Mn8(8)のコレクタに接続するトランジスタMn6(6)と、Mn7(7)のコレクタに接続する抵抗35と、Mn9(9)のエミッタに接続する抵抗31と、Mn8(8)のコレクタに接続する抵抗37と、Mn10(10)のエミッタに接続する抵抗33と、抵抗31及び抵抗33に接続するノード38と、抵抗35及び抵抗37に接続するスイッチ1とで構成する。

請求項（抜粋）：

第2の電流電極に第1の定電位が印加する端子が接続され、制御電極にバイアス電圧が印加される第1のトランジスタと、前記第1のトランジスタの第1の電流電極に第2の電流電極が接続され、制御電極に第1の差動入力信号が印加される第2のトランジスタと、前記第1のトランジスタの第1の電流電極に第2の電流電極が接続され、制御電極に第2の差動入力信号が印加される第3のトランジスタと、前記第2のトランジスタの第1の電流電極に接続される第1の出力端子と、前記第3のトランジスタの第1の電流電極に接続される第2の出力端子と、前記第2のトランジスタの第1の電流電極に一方の端子が接続される第1の抵抗と、前記第3のトランジスタの第1の電流電極に一方の端子が接続される第2の抵抗と、前記第1の抵抗の他方の端子と前記第2の抵抗の他方の端子との間に設けられる開閉器と、一方の端子が前記第1の抵抗の一方の端子に接続される第3の抵抗と、一方の端子が前記第2の抵抗の一方の端子に接続される第4の抵抗と、前記第3の抵抗の他方の端子と接続し、前記第4の抵抗の他方の端子と接続されるノードと、第1の電流電極が前記第3の抵抗の一方の端子に接続され、第2の電流電極に第2の定電位が印加する端子が接続し、制御電極が前記ノードに接続される第4のトランジスタと、第1の電流電極が前記第4の抵抗の一方の端子に接続され、第2の電流電極に第2の定電位が印加する端子が接続し、制御電極が前記ノードに接続される第5のトランジスタとを有するゲイン可変プリアンプを備えるサブレンジング型A/D変換器。

IPC (3件)：

H03M 1/14 ,  H03G 3/10 ,  H03M 1/18

FI (3件)：

H03M 1/14 A ,  H03G 3/10 B ,  H03M 1/18

Fターム (19件)：

5J022AA14 ,  5J022BA01 ,  5J022CA08 ,  5J022CB06 ,  5J022CC01 ,  5J022CD03 ,  5J022CE01 ,  5J022CF02 ,  5J022CF05 ,  5J100AA02 ,  5J100AA20 ,  5J100BA05 ,  5J100BB02 ,  5J100BB08 ,  5J100BB16 ,  5J100BC04 ,  5J100CA12 ,  5J100CA28 ,  5J100EA02