特許
J-GLOBAL ID：200903076814082310
ASICメモリおよびそれを用いたマイクロコンピュータ、ならびにメモリ設計方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-256541
公開番号（公開出願番号）：特開平8-123838
出願日： 1994年10月21日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 顧客の要求によって多様に変化するメモリの構成、容量に応じて最適な制御信号発生タイミングを設定し、構成、容量に見合った最高性能が実現できるASICメモリ、マイクロコンピュータおよびメモリ設計技術を提供する。【構成】 セミカスタムLSI用コンパイルドメモリであって、複数のメモリセルM.CによるメモリアレイM.ARY、XメインデコーダX-DECおよびYメインデコーダY-DEC、XプリデコーダX-PDECおよびYプリデコーダY-PDEC、X/Y入力バッファX/Y-IN、Y選択回路Y-SEL、センスアンプS.A、出力バッファO.B、書き込みアンプW.Aに加えて、タイミング調整回路T.Cが追加され、自動設計プログラムによってタイミング調整回路T.Cの遅延時間およびCMOSインバータのゲート長または段数が算出されてレイアウトに反映されるようになっている。
請求項（抜粋）：
特定の顧客または特定の機器用に開発するASICメモリであって、回路設計時にメモリの構成および容量に応じて遅延時間を任意に設定可能なタイミング調整手段が内蔵されていることを特徴とするASICメモリ。
FI (2件)：
G06F 15/60 658 M
, G06F 15/60 652 A
