特許

J-GLOBAL ID：200903076824256774

半導体装置およびその製造方法

発明者： 大久保 英雄
出願人/特許権者： ローム株式会社
代理人 (1件)： 小栗 昌平 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-357836
公開番号（公開出願番号）：特開2003-158179
出願日： 2001年11月22日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】 表面が平坦で信頼性の高い素子分離トレンチを形成する。【解決手段】 半導体基板表面の所定の領域に形成された第1のトレンチと、前記第1トレンチ内に充填された絶縁膜とによって形成され、前記半導体基板を複数の素子領域に分離する素子分離領域と、基板表面に露呈する空の第2のトレンチからなるアライメントマークとを含み、前記素子分離領域は少なくとも、前記アライメントマークの近傍で、前記素子分離領域の前記絶縁膜の表面レベルが前記半導体基板表面よりも突出しないように構成されていることを特徴とする。

請求項（抜粋）：

半導体基板表面の所定の領域に形成されたトレンチと、前記トレンチ内に充填された絶縁膜とによって形成され、前記半導体基板を複数の素子領域に分離する素子分離領域を含み、前記素子分離領域の前記絶縁膜の表面レベルが前記半導体基板表面よりも突出しないように構成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/76 ,  H01L 21/027 ,  H01L 21/3065

FI (3件)：

H01L 21/76 L ,  H01L 21/302 A ,  H01L 21/30 502 M

Fターム (23件)：

5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA25 ,  5F004DA26 ,  5F004DB01 ,  5F004EA28 ,  5F004EB04 ,  5F032AA35 ,  5F032AA39 ,  5F032AA44 ,  5F032CA17 ,  5F032DA02 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F032DA78 ,  5F046EA12 ,  5F046EA15 ,  5F046EA23 ,  5F046EB01 ,  5F046PA04