特許

J-GLOBAL ID：200903076827069045

フリップチップ接続方法とフリップチップ接続構造

発明者： 手塚 伸治 ,  小松 耕三 ,  坂津 務 ,  岩渕 寿章 ,  桑崎 聡 ,  大倉 秀章
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平10-098576
公開番号（公開出願番号）：特開平11-284032
出願日： 1998年03月26日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 半導体チップとの接続ピッチが小さくなり、バンプの直径が小さくなつても、内部に接続劣化異物や気泡が残存せずに簡単に構成されるフリップチップ接続構造を提供する。【解決手段】 電極パターン3の半導体チップ2との接続部以外の半導体チップ2の外側領域が、ソルダーレジスト7で覆われる基板1に、半導体チップ2がバンブ5で接続部に接続され、フラックスの洗浄後に、基板1と半導体チップ2の間隙とその周辺が樹脂で封止され、半導体チップ2の隅部に対向し、電極パターン3が形成されない基板1位置に、ソルダーレジスト7の膜厚が他より薄いか、ソルダーレジスト7が形成されない膜調整部8が設けられ、基板1と半導体チップ2の間隔が広い膜調整部8から、封止樹脂6が基板1と半導体チップ2間に完全に流入され、封止樹脂6の封止が気泡を生ぜず行なわれ、内部に気泡が残存せず接続不良の発生がなく安定した動作寿命を大幅に延長することが可能になる。

請求項（抜粋）：

プリント回路の電極パターンの半導体チップとの接続部以外の前記半導体チップの外側領域が、ソルダーレジスト膜で覆われる基板に対して、前記半導体チップを前記接続部に導電性のバンブを介して接続し、該接続に伴って生じる接続劣化異物を洗浄後に、前記基板と前記半導体チップ間の間隙領域及びその周辺部を樹脂により封止するフリップチップ接続方法において、前記半導体チップの隅部に対向し、前記電極パターンが形成されていない基板位置に対して、形成されるソルダーレジスト膜の膜厚が他部分よりも薄いか、またはソルダーレジスト膜が形成されない膜調整部を設けるソルダーレジスト膜調整ステップと該ソルダーレジスト膜調整ステップで設けられた膜調整部より前記樹脂による封止を行なう樹脂封止ステップとを有することを特徴とするフリップチップ接続方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 23/28 ,  H05K 3/34 502

FI (3件)：

H01L 21/60 311 S ,  H01L 23/28 Z ,  H05K 3/34 502 E