特許

J-GLOBAL ID：200903076837849758

半導体装置の製造方法

発明者： 青木 成剛
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-066374
公開番号（公開出願番号）：特開2000-260871
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 本発明は、深さの異なる複数のコンタクトホールを形成する際の不都合を解決する半導体装置の製造方法を提供することを目的とする。【解決手段】 段差を有する下地パターンが形成された半導体基板20において、その下地パターン上に第一の層間絶縁膜1を形成する工程と、第一の層間絶縁膜上に第二の層間絶縁膜2を形成する工程と、第二の層間絶縁膜2の表面を平坦化する工程と、第一および第二の層間絶縁膜を貫いて下地パターンに達する複数の深さの異なるコンタクトホールを形成する工程とを備えており、同一のエッチング条件における第一の層間絶縁膜1のエッチング速度と第二の層間絶縁膜2のエッチング速度とが異なるように構成する。また第二の層間絶縁膜2の表面を化学機械的研磨(CMP)により平坦化する際に、第一の層間絶縁膜1がCMPのストッパ膜として作用する。

請求項（抜粋）：

段差を有する下地パターンが形成された半導体基板において、前記下地パターンの上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜の上に第二の絶縁膜を形成する工程と、前記第二の絶縁膜の表面を平坦化する工程と、前記第一および第二の絶縁膜を貫いて前記下地パターンに達する複数の深さの異なるコンタクトホールを形成する工程とを備えた半導体装置の製造方法であって、同一のエッチング条件における前記第一の絶縁膜のエッチング速度と前記第二の絶縁膜のエッチング速度とが異なることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/304 622 ,  H01L 21/3205

FI (7件)：

H01L 21/90 M ,  H01L 21/28 L ,  H01L 21/304 622 X ,  H01L 21/302 L ,  H01L 21/88 K ,  H01L 21/90 A ,  H01L 21/90 C

Fターム (35件)：

4M104BB01 ,  4M104DD05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD67 ,  4M104DD72 ,  4M104DD75 ,  4M104EE08 ,  4M104EE12 ,  4M104EE17 ,  4M104FF21 ,  4M104FF27 ,  4M104GG14 ,  4M104GG15 ,  5F004AA03 ,  5F004AA11 ,  5F004EA23 ,  5F004EA28 ,  5F004EB01 ,  5F033KK01 ,  5F033KK04 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033XX00