特許

J-GLOBAL ID：200903076853642519

半導体デバイス、表示パネル及び電子機器

発明者： 甚田 誠一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2008-127754
公開番号（公開出願番号）：特開2009-278386
出願日： 2008年05月14日
公開日（公表日）： 2009年11月26日
要約：

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、(a)第1及び第2の薄膜トランジスタが直列に接続された回路構成を有し、第1及び第2の薄膜トランジスタの接続中点を出力端とする第1の出力段と、(b)第1の制御配線に制御電極が接続される第7の薄膜トランジスタと、第2の制御配線に制御電極が接続される第8の薄膜トランジスタが直列に接続された回路構成を有し、第7及び第8の薄膜トランジスタの接続中点に現れる電位を第3の制御配線に与える第2の出力段と、(c)一方の主電極が第1の制御配線に接続され、制御電極が第3の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第1の制御配線に印加する第9の薄膜トランジスタとで構成される。【選択図】図24

請求項（抜粋）：

絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路が、 第1及び第2の薄膜トランジスタが直列に接続された回路構成を有し、前記第1及び第2の薄膜トランジスタの接続中点を出力端とする第1の出力段と、 セットパルスで制御される第3の薄膜トランジスタと、リセットパルスで制御される第4の薄膜トランジスタが直列に接続された回路構成を有し、前記第3及び第4の薄膜トランジスタの接続中点に現れる電位を通じ、前記第1の薄膜トランジスタの制御電極に接続される第1の制御配線の電位状態を、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間とそれ以外の期間とで切り替え制御する第1の入力段と、 セットパルスで制御される第6の薄膜トランジスタと、リセットパルスで制御される第5の薄膜トランジスタが直列に接続された回路構成を有し、前記第5及び第6の薄膜トランジスタの接続中点に現れる電位を通じ、前記第2の薄膜トランジスタの制御電極に接続される第2の制御配線の電位状態を、前記第1の制御配線の電位変化とは逆位相の関係になるように切り替え制御する第2の入力段と、 前記第1の制御配線に制御電極が接続される第7の薄膜トランジスタと、前記第2の制御配線に制御電極が接続される第8の薄膜トランジスタが直列に接続された回路構成を有し、前記第7及び第8の薄膜トランジスタの接続中点に現れる電位を第3の制御配線に与える第2の出力段と、 一方の主電極が前記第1の制御配線に接続され、制御電極が前記第3の制御配線に接続される回路構成を有し、前記出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を前記第1の制御配線に印加する第9の薄膜トランジスタと を有する半導体デバイス。

IPC (8件)：

H03K 19/017 ,  G09G 3/20 ,  G09G 3/30 ,  H01L 51/50 ,  H03K 19/094 ,  H03K 19/018 ,  H03K 17/687 ,  H03K 17/06

FI (11件)：

H03K19/00 101F ,  G09G3/20 611A ,  G09G3/20 622E ,  G09G3/20 622G ,  G09G3/30 J ,  H05B33/14 A ,  H03K19/094 A ,  H03K19/094 C ,  H03K19/00 101B ,  H03K17/687 F ,  H03K17/06 C

Fターム (55件)：

3K107AA01 ,  3K107BB01 ,  3K107CC14 ,  3K107EE03 ,  3K107HH00 ,  3K107HH02 ,  5C080AA06 ,  5C080BB05 ,  5C080DD09 ,  5C080DD26 ,  5C080EE29 ,  5C080FF07 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK43 ,  5J055AX00 ,  5J055BX16 ,  5J055CX29 ,  5J055DX22 ,  5J055DX62 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX02 ,  5J055EX07 ,  5J055EY10 ,  5J055EY14 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ12 ,  5J055EZ18 ,  5J055EZ20 ,  5J055FX05 ,  5J055FX20 ,  5J055FX31 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX08 ,  5J055GX09 ,  5J056AA05 ,  5J056AA11 ,  5J056BB00 ,  5J056CC18 ,  5J056CC21 ,  5J056CC29 ,  5J056DD13 ,  5J056DD51 ,  5J056DD58 ,  5J056EE06 ,  5J056FF08 ,  5J056GG09 ,  5J056KK01

引用特許：

出願人引用 (1件)

• シフトレジスタ回路および表示装置
  公報種別：公開公報   出願番号：特願2003-386172   出願人：ソニー株式会社