特許
J-GLOBAL ID:200903076855652775
クロック位相制御回路及びそれを用いた受信装置
発明者:
,
出願人/特許権者:
代理人 (1件):
二瓶 正敬
公報種別:公開公報
出願番号(国際出願番号):特願2001-163185
公開番号(公開出願番号):特開2002-359612
出願日: 2001年05月30日
公開日(公表日): 2002年12月13日
要約:
【要約】【課題】 データ信号に雑音が含まれている場合にも短時間で最適位相のクロック信号を設定する。【解決手段】 クロック再生回路1により再生されたクロック信号が等間隔の位相を持つクロックになるようにN個の遅延回路2〜5で遅延されて位相の異なるN相のクロック信号が生成され、ベースバンドディジタル信号がこのN相のクロック信号を用いてN個の判別回路6〜9で判別される。判別回路のN個の出力の内、隣り合う位相のクロック信号で判別された2つの出力をそれぞれN-1個のEX-OR回路10〜13で比較し、不一致パルス信号が制御部14に与えられて、最適なクロック信号を選択するための選択制御信号が生成され、選択制御信号により選択回路15を制御してN相のクロック信号から最適位相のクロック信号が選択され、この最適位相のクロック信号を用いて判別回路16にてディジタル信号が判別される。
請求項(抜粋):
入力ディジタル信号に基づいてクロック信号を再生するクロック再生手段と、前記クロック信号を遅延してN相の等間隔の位相の各クロック信号をそれぞれ出力するN個の遅延手段と、前記N相の各クロック信号により入力ディジタル信号を判別するN個の判別手段と、前記N個の判別手段の各出力の内、隣り合う位相のクロック信号で判別された2つの出力をそれぞれ比較し、不一致の場合にパルスを発生するN-1個の比較手段と、前記N相の各クロック信号の1つを選択制御信号に基づいて選択する選択手段と、前記N-1個の比較手段の各出力パルスに基づいて前記選択制御信号を生成して前記選択手段に出力する制御手段と、前記選択手段により選択されたクロック信号により入力ディジタル信号を判別する判別手段とを、備えたクロック位相制御回路。
IPC (2件):
FI (2件):
H03L 7/00 D
, H04L 7/02 Z
Fターム (20件):
5J106AA03
, 5J106BB02
, 5J106CC21
, 5J106CC38
, 5J106CC58
, 5J106DD05
, 5J106DD09
, 5J106DD17
, 5J106DD35
, 5J106DD47
, 5J106KK03
, 5J106KK25
, 5K047AA05
, 5K047AA11
, 5K047AA13
, 5K047GG28
, 5K047MM11
, 5K047MM36
, 5K047MM49
, 5K047MM62
引用特許:
審査官引用 (2件)
-
入力位相差調整回路
公報種別:公開公報
出願番号:特願平8-029671
出願人:日本電気エンジニアリング株式会社
-
遅延ロック・ループ
公報種別:公表公報
出願番号:特願平7-521366
出願人:ランバス・インコーポレーテッド
前のページに戻る