特許
J-GLOBAL ID:200903076873072654
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
若林 忠 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-086577
公開番号(公開出願番号):特開平11-284062
出願日: 1998年03月31日
公開日(公表日): 1999年10月15日
要約:
【要約】【課題】 溝内部に空洞を形成する素子分離領域の形成において、結晶欠陥を発生させずに素子間容量を減少させ、高集積化および高速動作化を図る。【解決手段】 溝の内壁に酸化防止膜としてシリコンシリコン窒化膜3を形成し、その上に多結晶シリコン膜4を形成する。この多結晶シリコン膜4を酸化して肥大化させた後、リフロー性のないCVD酸化膜7を形成し、溝の開口部を完全に塞いで溝内部に空洞を形成する。
請求項(抜粋):
(A)半導体基板に溝を形成する工程と、(B)該溝の内壁を覆うように、シリコン酸化膜、酸化防止膜、多結晶シリコン膜をこの順で形成する工程と、(C)該多結晶シリコン膜を、少なくとも前記溝の内壁部分に残すようにエッチバックする工程と、(D)該多結晶シリコン膜の上にシリコン窒化膜を形成する工程と、(E)該シリコン窒化膜をエッチバックし、前記溝の上部にて前記多結晶シリコン膜の一部を露出させる工程と、(F)露出した前記多結晶シリコン膜を、前記溝が塞がらない程度に熱酸化する工程と、(G)前記酸化防止膜の少なくとも一部と、前記多結晶シリコン膜の少なくとも一部とをエッチングにより除去する工程と、(H)CVD法により全面にシリコン酸化膜を形成し、前記溝を塞ぐ工程と、を有することを特徴とする半導体装置の製造方法。
前のページに戻る