特許

J-GLOBAL ID：200903076875745559

位置合せ用マークを用いた半導体装置の製法

発明者： 和田 正人
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 田中 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-052047
公開番号（公開出願番号）：特開平9-246159
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 半導体基板上における第1の処理を半導体基板に形成した溝でなる第1の位置合せ用マークを用いて行い、次で第1の位置合せ用マークの溝が半導体層によって埋められて後、半導体基板上における第2の処理を第1の位置合せ用マークと位置的に関係する第2の位置合せ用マークを用いて行うに当り、その第2の処理を予定の位置に高精度に位置合せして行うことができるようにする。【解決手段】 第1の位置合せ用マークの溝が半導体層によって埋められて後、その半導体層上に、第1の位置合せ用マークを形成している領域を局部的に局部に臨ませているマスク層を形成する工程と、その工程後第2の半導体層に対する、マスク層をマスクとするエッチング処理によって、第1の位置合せ用マークとしての溝を外部に連通させ、その溝を第2の位置合せ用マークとして得る工程とを有する。

請求項（抜粋）：

半導体基板本体上に第1の半導体層を形成して、それらによる半導体基板を得る工程と、上記半導体基板に、上記第1の半導体層側からの局部的エッチング処理によってエッチンング除去部を形成する工程と、上記半導体基板上に、第2の半導体層を、エッチング除去部を埋めて形成する工程と、上記半導体基板に、上記エッチング除去部を形成する工程またはその工程前もしくはその工程後上記第2の半導体層を形成する工程前において、上記第1の半導体層側からの局部的エッチング処理によって外部に連通している溝でなる第1の位置合せ用マークを形成する工程と、上記第1の位置合せ用マークを形成する工程後上記第2の半導体層を形成する工程前において、上記第1の位置合せ用マークを用いた、上記半導体基板上における第1の処理を行う工程と、上記第2の半導体層を形成する工程後において、上記第1の位置合せ用マークと位置的に関係する第2の位置合せ用マークを用いた、上記半導体基板上における第2の処理を行う工程とを有し、上記第2の半導体層を形成する工程において、上記第2の半導体層を、上記第1の位置合せ用マークとしての溝をも埋めて形成する半導体装置の製法において、上記第2の半導体層を形成する工程後、上記第2の半導体層上に、上記第1の位置合せ用マークを形成している領域上を局部的に外部に臨ませているマスク層を形成する工程と、上記マスク層を形成する工程後、上記第2の半導体層に対する、上記マスク層をマスクとするエッチング処理によって、上記第1の位置合せ用マークとしての溝を外部に連通させ、その溝を上記第2の位置合せ用マークとして得る工程とを有することを特徴とする位置合せ用マークを用いた半導体装置の製法。

IPC (3件)：

H01L 21/027 ,  G03F 9/00 ,  H01S 3/18

FI (5件)：

H01L 21/30 502 M ,  G03F 9/00 H ,  H01S 3/18 ,  H01L 21/30 521 ,  H01L 21/30 525 D