特許

J-GLOBAL ID：200903076889519390

半導体装置およびその製造方法

発明者： 島ノ江 宗治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 舘野 千惠子
公報種別：公開公報
出願番号（国際出願番号）：特願2001-162377
公開番号（公開出願番号）：特開2002-353223
出願日： 2001年05月30日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 絶縁膜を低誘電率膜のみとすることにより、構造が簡単で信頼性の高い半導体装置を提供する。【解決手段】 半導体基板1上に低誘電率膜2を形成し、この低誘電率膜2に配線用溝5を形成する工程と、低誘電率膜2の表面および配線用溝5にバリアメタル4を形成する工程と、配線用溝5を埋め込むように銅配線層6を形成する工程と、配線用溝5内の部分を残してバリアメタル4上の銅配線層6を除去する工程と、低誘電率膜2上の余分なバリアメタル4を除去する工程とを具備する。

請求項（抜粋）：

半導体基板上の絶縁膜に形成された配線用溝にバリアメタルを介して銅配線層が形成された半導体装置であって、前記絶縁膜は1層の低誘電率膜で構成されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 21/304 621 ,  H01L 21/768

FI (3件)：

H01L 21/304 621 D ,  H01L 21/88 K ,  H01L 21/90 V

Fターム (21件)：

5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ46 ,  5F033QQ48 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033RR22 ,  5F033RR29 ,  5F033XX10 ,  5F033XX25 ,  5F033XX33 ,  5F033XX34

引用特許：

審査官引用 (3件)

• 配線形成方法、多層配線基板及び半導体装置
  公報種別：公開公報   出願番号：特願平11-145136   出願人：新光電気工業株式会社
• 特開昭61-178177
  
• 特開平4-356956