特許

J-GLOBAL ID：200903076897175284

電界効果型トランジスタ及びその製造方法

発明者： 黄 俐昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-177511
公開番号（公開出願番号）：特開2000-012851
出願日： 1998年06月24日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 不純物のドーピングを行わずに、しきい値電圧Vthを自由に設定することを可能とする。【解決手段】 電界効果型トランジスタにおいて、中央部に位置する第一のゲート電極7と、その両側に位置する第二のゲート電極8を持ち、第二のゲートの少なくとも一部はチャネル形成領域上に位置する。第一、第二のゲート電極には仕事関数の異なる材料を用いる。第一のゲート電極からの電界と、第二のゲート電極の電界が互いに干渉を起こす範囲に、第一のゲート電極長を設定する。好ましくは40nm以下とする。

請求項（抜粋）：

半導体上に絶縁膜を介してゲート電極が設けられ、ゲート電極の下部の半導体層はチャネル形成領域を成し、チャネル形成領域を挟んで第一導電型のソース・ドレイン領域が形成される電界効果型トランジスタにおいて、ゲート電極は、その中央部に位置する第一のゲート電極と、その両側に位置する第二のゲート電極からなり、第二のゲート電極において、その少なくとも一部はチャネル形成領域上に位置し、該第一導電型がn型の場合は、第二のゲート電極の仕事関数が第一のゲート電極の仕事関数よりも小さく、該第一導電型がp型の場合は、第二のゲート電極の仕事関数が第一のゲート電極の仕事関数よりも大きく、しきい値電圧がゲート電極に印加された状態で、第一導電型がn型の場合は半導体層の電位がゲート電極よりも高くなるような電界を、第一導電型がp型の場合は半導体層の電位がゲート電極よりも低くなるような電界を、ゲート電極の中央において第二のゲート電極が形成するような、第一のゲート電極において第二のゲート電極に接触する両界面の間隔すなわち第一のゲート電極の長さを持つことを特徴とする、電界効果型トランジスタ。

IPC (2件)：

H01L 29/78 ,  H01L 29/786

FI (3件)：

H01L 29/78 301 G ,  H01L 29/78 617 N ,  H01L 29/78 617 J

Fターム (11件)：

5F040DA00 ,  5F040DC01 ,  5F040EB12 ,  5F040EC04 ,  5F040EC05 ,  5F040EC07 ,  5F040EC08 ,  5F040EC09 ,  5F040ED03 ,  5F040ED04 ,  5F040EF02