特許
J-GLOBAL ID：200903076909985856
半導体装置の製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-104766
公開番号（公開出願番号）：特開平10-303379
出願日： 1997年04月22日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 半導体基板11内にDRAMの容量を形成する場合、エッチングマスクに感光性樹脂21を使用し、半導体基板11をエッチングすると、感光性樹脂21のエッチングレート比が大きくないため、深くまでエッチングできない。また、埋め込み容量穴22内の底部側壁の領域にはイオン注入により容量拡散領域23を形成できないため、充分大きな容量が形成できない。【解決手段】 エッチングレート比の大きな第1の層間絶縁膜26を用いて、充分に深い埋め込み容量穴22を形成し、CVD法で、ドープドポリシリコン28を埋め込み容量穴22内の全表面と、第1の層間絶縁膜26とに形成し、容量酸化膜を介して対向電極を形成し、充分に大きな容量を形成する。
請求項（抜粋）：
半導体基板上の素子分離領域にフィールド酸化膜を形成し、フィールド酸化膜の整合する半導体基板にゲート酸化膜を形成する工程と、全面に多結晶シリコンを形成し、ホトエッチング処理によりゲート電極とゲート酸化膜とをパターニングする工程と、ゲート電極とフィールド酸化膜との整合する半導体基板に高濃度拡散領域を形成する工程と、全面に第1の層間絶縁膜を形成し、第1の層間絶縁膜に容量接続穴を形成する工程と、第1の層間絶縁膜をエッチングマスクに用いて半導体基板をエッチングして埋め込み容量穴を形成する工程と、不純物を含む多結晶シリコンからなるドープドポリシリコンを全面に形成し、埋め込み容量穴内と第1の層間絶縁膜上とにドープドポリシリコンをパターニングする工程と、酸素を含む雰囲気中で熱処理を行い、ドープドポリシリコン上に容量酸化膜を形成すると同時にドープドポリシリコンの不純物を半導体基板中に拡散して容量拡散領域を形成し、容量拡散領域とドープドポリシリコンとを接続する工程と、対向電極を形成し、全面に第2の層間絶縁膜を形成する工程と、加熱処理を行い第2の層間絶縁膜を流動化して表面を滑らかにする工程と、ホトエッチング処理により第1の層間絶縁膜と第2の層間絶縁膜とに接続穴を形成し、配線を形成する工程とを有することを特徴する半導体装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
