特許
J-GLOBAL ID：200903076913603020
情報処理装置におけるダイレクト・メモリ・アクセス制御方法及びその制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
大澤 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平4-261206
公開番号（公開出願番号）：特開平6-110826
出願日： 1992年09月30日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 DMA要求信号のサンプリング周期を短縮して稼動効率を向上し、1つの要求信号に対してDMAが継続的に行われる。【構成】 最大K個のDMA要求信号をKチャンネルの回路で処理する。要求信号は禁止信号が無い時は入力回路2を通過してラッチ回路3でラッチされる。同時にラッチされた複数の要求信号があれば選択回路4が最も優先度の高い信号を選択し、ラッチ回路5はラッチ回路3と異なる位相で選択された信号をラッチして、DMA信号を出力する。出力回路6はいずれのチャンネルからでもDMA信号が出力されていれば、アクノーリッジ信号と禁止信号を出力し、DMAサイクルが開始される。入力回路2は禁止信号を受けてその他の要求信号を遮断すると共に、DMA信号をラッチ回路3に送ってラッチされるから、DMAサイクルはデータ転送が終了するまで継続的に行なわれる。ラッチ回路3,5のサンプリング周期は、バスマスタの最短バスサイクルよりも短縮することが出来る。
請求項（抜粋）：
バスラインを制御するバスマスタが非同期バスサイクルで動作する情報処理装置において、前記バスマスタ以外の手段から入力するダイレクト・メモリ・アクセスを要求するレベルタイプのDMA要求信号をサンプリングし、サンプリングされた前記DMA要求信号に応じてダイレクト・メモリ・アクセス・サイクルを開始して、該ダイレクト・メモリ・アクセス・サイクルを前記DMA要求信号に対応するデータの転送が終了するまで続行させることを特徴とするダイレクト・メモリ・アクセス制御方法。
引用特許：
前のページに戻る
