特許
J-GLOBAL ID:200903076935506931
駆動回路
発明者:
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-329197
公開番号(公開出願番号):特開2001-145370
出願日: 1999年11月19日
公開日(公表日): 2001年05月25日
要約:
【要約】【課題】 インバータ回路の動作しきい値電圧にばらつきが生じた場合等であっても、dv/dt過渡信号に起因する誤動作を回避し得る駆動回路を得る。【解決手段】 DMOS2,3のドレイン電極はそれぞれ、インバータ回路6,7及びインバータ回路22,23の入力に接続されている。インバータ回路6,7の出力はNAND回路8,9の入力に接続されている。NAND回路8,9の出力はNOR回路11,12の各一方の入力に接続されている。インバータ回路22,23には、インバータ回路22,23の各動作しきい値電圧のうちの低い方のものが、インバータ回路6,7の各動作しきい値電圧のうちの高い方のものよりも高いインバータ回路を採用する。インバータ回路22,23の出力はAND回路10の一方の入力及び他方の入力に接続されており、AND回路10の出力はNOR回路11,12の各他方の入力に接続されている。
請求項(抜粋):
第1及び第2の信号線に接続され、前記第1の信号線の第1の電位と、前記第2の信号線の第2の電位とに基づいて、後段の回路を駆動するための論理信号を生成する論理回路と、前記論理回路とは独立して前記第1及び第2の信号線に接続され、前記第1及び第2の電位が同一のタイミングで遷移した場合に、前記論理回路が前記論理信号を変化させることのないように保護動作を行う保護回路とを備える駆動回路。
IPC (4件):
H02M 7/538
, H02M 7/48
, H03K 17/16
, H03K 17/56
FI (4件):
H02M 7/538 A
, H02M 7/48 H
, H03K 17/16 F
, H03K 17/56 Z
Fターム (45件):
5H007AA06
, 5H007AA17
, 5H007BB06
, 5H007CA01
, 5H007CB04
, 5H007CB17
, 5H007DB03
, 5H007FA09
, 5H007FA13
, 5J055AX21
, 5J055AX37
, 5J055AX48
, 5J055AX65
, 5J055AX66
, 5J055BX16
, 5J055CX10
, 5J055CX20
, 5J055DX09
, 5J055DX10
, 5J055DX43
, 5J055DX44
, 5J055DX56
, 5J055DX59
, 5J055DX72
, 5J055DX84
, 5J055EX01
, 5J055EX02
, 5J055EX07
, 5J055EX10
, 5J055EX11
, 5J055EY01
, 5J055EY12
, 5J055EY21
, 5J055EZ00
, 5J055EZ07
, 5J055EZ20
, 5J055EZ25
, 5J055EZ32
, 5J055EZ61
, 5J055FX01
, 5J055FX07
, 5J055FX13
, 5J055FX18
, 5J055GX01
, 5J055GX04
前のページに戻る