特許

J-GLOBAL ID：200903076959112101

PLLシンセサイザ回路

発明者： 金山 浩佳
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-324696
公開番号（公開出願番号）：特開2001-144613
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 PLLシンセサイザ回路の出力周波数を素早く変更するとともに、ノイズ発生を防止する。【解決手段】 周波数変更しようとするとき、VCO6の制御を副チャージポンプ回路13による制御系統とし、変更前後の分周データの差が所定範囲内か否か判定する。所定範囲外であると、前記分周データの差に比例したチャージ時間によって強制的にループフィルタ5をチャージする。また、周波数カウンタ10は、判定部11からの差データに応じてVCO6からの局部発振信号をカウントする期間を変更する。これによって、差が大きいときにカウント時間を短くして周波数の変更を早くし、差が小さくなったときにカウント時間を長くして精度よいカウントが行える。

請求項（抜粋）：

入力データに対応した周波数の出力信号を生成するPLL回路と、このPLL回路の出力信号の周波数と、前記入力データに対応した周波数との差に応じて前記PLL回路の出力周波数を変更させる周波数変更回路と、を含み、周波数変更回路は、周波数変更の精度に基づいて、前記PLL回路の出力周波数の計測時間を設定することを特徴とするPLLシンセサイザ回路。

IPC (2件)：

H03L 7/187 ,  H03L 7/10

FI (2件)：

H03L 7/18 D ,  H03L 7/10 D

Fターム (19件)：

5J106AA04 ,  5J106BB04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC32 ,  5J106CC33 ,  5J106CC41 ,  5J106DD17 ,  5J106DD32 ,  5J106EE09 ,  5J106GG07 ,  5J106HH03 ,  5J106JJ09 ,  5J106KK03 ,  5J106PP03 ,  5J106QQ09 ,  5J106RR10 ,  5J106RR17 ,  5J106RR21