特許

J-GLOBAL ID：200903077001301053

半導体記憶装置

発明者： 鵜澤 裕一 ,  瀧田 雅人 ,  山田 伸一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-150072
公開番号（公開出願番号）：特開2000-340751
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 チップサイズの増大を招くことなくメインワードドライブ信号のレベル変換を行うことができるようにする。【解決手段】 半導体チップ上で素子が密に配置されるコアレイアウト部と、素子の密集度がそれほど高くない周辺回路レイアウト部の各領域のうち、周辺回路レイアウト部の領域内にレベル変換回路を配置することにより、回路配置に余裕のないコアレイアウト部内に回路面積の大きいレベル変換回路を設けず、しかも周辺回路レイアウト部内にその回路面積の増加を伴うことなくレベル変換回路を設けることができるようにして、チップ全体の面積増加を招くことなくレベル変換を行うことができるようにする。

請求項（抜粋）：

ロウアドレス信号をプリデコードしてプリデコード信号を出力するプリデコーダと、前記ロウアドレス信号または前記プリデコード信号を昇圧電圧レベルに変換するレベル変換回路とを有し、前記プリデコード信号に応答してワード線の選択を行う半導体記憶装置であって、半導体チップ上で素子が密に配置される領域とそれ以外の領域のうち、前記素子が密に配置される領域以外の領域内に前記レベル変換回路を配置することを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 11/407 ,  G11C 11/401

FI (4件)：

H01L 27/04 G ,  G11C 11/34 354 D ,  G11C 11/34 362 H ,  G11C 11/34 371 K

Fターム (10件)：

5B024AA07 ,  5B024BA13 ,  5B024BA18 ,  5B024CA16 ,  5B024CA21 ,  5F038BG03 ,  5F038CA03 ,  5F038DF05 ,  5F038DF07 ,  5F038EZ20