特許

J-GLOBAL ID：200903077001809880

半導体装置及びその製造方法

発明者： 小泉 徹 ,  沖田 彰 ,  津田 尚徳
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平4-176046
公開番号（公開出願番号）：特開平5-343673
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 工程が簡単で、重なり容量が小さく、より微細化された電界緩和構造を有し、また短チャネル効果による問題を抑制しつつゲート長を短くして、より微細化し、更にドレイン耐圧劣化を改善し、更に、250°C以下のプロセスで作成した高品質のゲート絶縁膜および容量膜等を有し、信頼性や安定性に優れた、微細化した半導体装置及びその製造方法を実現する。【構成】 絶縁ゲート型電界効果トランジスタを構成する半導体装置において、ソース・ドレイン領域は、実効不純物濃度が高いB領域(1-4)と、該B領域より低い実効不純物濃度を有し、かつ該B領域と前記第1主表面との間に配置されたA領域(1-4’)との、少なくとも2つの領域を有して構成されることを特徴とする半導体装置。

請求項（抜粋）：

第1導電型の半導体層に第2導電型からなるソース・ドレイン領域を有し、該第1導電型半導体層の第1主表面に絶縁膜を介し、かつソース・ドレイン領域の間に位置するゲート電極を有したMIS型電界効果トランジスタを構成する半導体装置において、前記ソース・ドレイン領域は、実効不純物濃度が高いB領域と、該B領域より低い実効不純物濃度を有し、かつ該B領域と前記第1主表面との間に配置されたA領域との、少なくとも2つの領域を有して構成されることを特徴とする半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 P