特許

J-GLOBAL ID：200903077003074992

絶縁ゲート型半導体装置およびその製造方法

発明者： 矢島 学 ,  久保 博稔
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2005-271295
公開番号（公開出願番号）：特開2007-087985
出願日： 2005年09月20日
公開日（公表日）： 2007年04月05日
要約：

【課題】トレンチ型MOSFETにおいて、n-型半導体層の不純物濃度を低減することによりゲート-ドレイン間容量Cgdを低減できる。しかし、n-型半導体層の不純物濃度の低減は、ドレイン抵抗の増大を招き、問題である。【解決手段】トレンチ底部のみに選択的にp型不純物をイオン注入し、トレンチ底部が位置するn-型半導体層(ドレイン領域)に低濃度不純物領域を形成する。低濃度不純物領域の不純物濃度をn-型半導体層より低くすることにより、ゲート-ドレイン間容量Cgdを低減することができる。これによりドレイン領域の不純物濃度を低減することなく、帰還容量Crssを低減することができる。【選択図】 図1

請求項（抜粋）：

一導電型半導体基板上にドレイン領域となる一導電型の半導体層を積層した基板と、 該基板表面に設けた逆導電型のチャネル層と、 該チャネル層を貫通し前記半導体層まで到達するトレンチと、 前記トレンチ内壁に設けた絶縁膜と、 前記トレンチに埋め込まれたゲート電極と、 前記基板表面の前記トレンチに隣接して設けた一導電型のソース領域と、 前記トレンチ底部が位置する前記半導体層に設けられた一導電型の低濃度不純物領域とを具備することを特徴とする絶縁ゲート型半導体装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 21/265

FI (5件)：

H01L29/78 658D ,  H01L21/265 R ,  H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 658G

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-229511   出願人：三洋電機株式会社