特許

J-GLOBAL ID：200903077049403079

半導体装置およびその製造方法

発明者： 古谷 晃
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-104881
公開番号（公開出願番号）：特開平9-293869
出願日： 1996年04月25日
公開日（公表日）： 1997年11月11日
要約：

【要約】【目的】 水素雰囲気中での熱処理時に強誘電体膜が水素と反応して劣化することのないようにする。容量素子の形成面積を広く確保できるようにする。【構成】 絶縁性基板1上に下部電極2、強誘電体膜3、上部電極4からなる強誘電体容量素子が形成され、その上に絶縁性保護膜5a、水素透過性の低い材料からなる水素バリア膜6、絶縁性保護膜5bが形成され、さらにその上に単結晶シリコンからなるSOI層7が形成される。SOI層7上には、ゲート酸化膜8、ゲート電極9が形成され、ゲート電極9の左右のSOI層7はソース領域10とドレイン領域11になされている。全面が層間絶縁膜12により被覆され、この層間絶縁膜12等に開孔されたコンタクト孔介して、バリア導電層13、低抵抗導電層14からなる配線層が各部に接続されている。

請求項（抜粋）：

少なくとも表面が絶縁体である基板上に下部電極、容量誘電体膜および上部電極を有する容量素子が形成され、その上に層間絶縁膜を介して半導体層が形成され、該半導体層を活性層とする電界効果トランジスタが形成され、該電界効果トランジスタのソース・ドレイン領域の一方と前記容量素子の上部電極とが接続されていることを特徴とする半導体装置。

IPC (9件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (8件)：

H01L 29/78 627 E ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 27/10 661 ,  H01L 27/10 671 C ,  H01L 29/78 371 ,  H01L 29/78 613 B ,  H01L 29/78 627 D

引用特許：

審査官引用 (4件)

• 特開平4-216667
  
• ディスプレイ装置
  公報種別：公開公報   出願番号：特願平4-086665   出願人：富士ゼロックス株式会社
• 特開平4-102367
  
• 特開昭61-229350