特許
J-GLOBAL ID：200903077059417124
半導体記憶装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-297701
公開番号（公開出願番号）：特開平6-125052
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：
【要約】【目的】 スタック型キャパシタを有するDRAMにおいて、キャパシタの蓄積容量を増大する。【構成】 スタック型キャパシタの下部電極18となるポリシリコン膜8を、O2 ガスを添加ガスとしてプラズマエッチングすると、プラズマ中の酸素分子のラジカルによりエッチング速度が不均一になるため、ポリシリコン膜8の表面に凹凸8′が形成される。従って、キャパシタの単位面積当たりの蓄積容量を増大することが可能となる。
請求項（抜粋）：
トランジスタとキャパシタとにより構成されたメモリセルを有する半導体記憶装置の製造方法において、半導体基板上に絶縁膜を介して多結晶シリコン膜を形成する第1の工程と、この多結晶シリコン膜の表面を、酸素を比較的低濃度に混合した反応ガスを用いてドライエッチングする第2の工程と、上記多結晶シリコン膜をパターニングして上記キャパシタの下部電極を形成する第3の工程と、この下部電極上にキャパシタ絶縁膜を形成する第4の工程と、上記下部電極上に上記キャパシタ絶縁膜を介して上部電極を形成する第5の工程とを具備することを特徴とする半導体記憶装置の製造方法。
IPC (3件)：
H01L 27/108
, H01L 21/28 301
, H01L 27/04
