特許

J-GLOBAL ID：200903077080173880

デュアルポートメモリを用いたCPU間通信シス テム

発明者： 塩沢 憲一 ,  平田 敏之
出願人/特許権者： 日本電気テレコムシステム株式会社 ,  日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-091456
公開番号（公開出願番号）：特開平9-282297
出願日： 1996年04月12日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】メインCPUと複数のサブCPUからなる1:NのCPU間通信において、デュアルポートメモリ(DPRAM)利用効率の改善により情報伝送効率を向上させる。【解決手段】メインCPU1と複数のサブCPU2〜4間で1つのDPRAM5を使用したCPU間通信を行う際に、このDPRAMのメモリマップを、各サブCPUに対応する領域14〜16から成る対サブCPUステータス領域10と、同様に領域17〜19から成る対メインCPUステータス領域11と、2つのデータ領域12,13とに分割する。メインCPUから各サブCPUに対する制御情報を対応する領域14〜16に書き込み、各サブCPUからメインCPUに対する制御情報を対応する領域17〜19に書き込み互いに通知することにより、メインCPU及び複数のサブCPUが、DPRAM内部の2分割されたデータ領域12,13のどちらに対してもアクセス可能となる。

請求項（抜粋）：

マルチプロセッサシステムを構成する1つのメインCPUと複数のサブCPUとの間でデュアルポートメモリを介して情報伝送を行うCPU間通信システムにおいて、前記デュアルポート上で情報伝送に割り当てられるデータ領域の分割数を2分割にとどめ、前記メインCPUと前記複数のサブCPUのいずれかとの間の情報伝送要求の発生時点に前記2分割されたデータ領域のうち使用可能ないずれかを動的に割り当てることを特徴とするデュアルポートメモリを用いたCPU間通信システム。

IPC (2件)：

G06F 15/167 ,  G06F 12/00 570

FI (2件)：

G06F 15/16 310 K ,  G06F 12/00 570 C

引用特許：

審査官引用 (3件)

• マルチプロセッサシステム
  公報種別：公開公報   出願番号：特願平4-179435   出願人：キヤノン株式会社
• 特開昭59-146346
  
• 特開昭53-084658