特許

J-GLOBAL ID：200903077084394074

半導体集積回路装置の製造方法

発明者： 福本 佳子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-271389
公開番号（公開出願番号）：特開平9-115810
出願日： 1995年10月19日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 多層レジスト法を用いてレジストパターンを形成する際に、上層のレジスト膜と下層のレジスト膜との界面に相溶(ミキシング)が生じるのを防止する。【解決手段】 半導体ウエハ1上に第1のフォトレジスト膜4を被着した後、第1のフォトレジスト膜4の表面にHMDS(ヘキサメチルジシラザン)などのシリル化剤を含んだシリル化剤溶液5を滴下してシリル化反応を生じさせることにより、フォトレジスト膜4の表面に薄いシリル化層6を形成する。その後、第1のフォトレジスト膜4上に第2のフォトレジスト膜を被着する。

請求項（抜粋）：

半導体ウエハ上に被着したフォトレジスト膜を露光、現像してフォトレジストパターンを形成する工程を有する半導体集積回路装置の製造方法であって、(a)前記半導体ウエハ上に第1のフォトレジスト膜を被着した後、前記第1のフォトレジスト膜の表面に不溶化処理を施す工程、(b)前記第1のフォトレジスト膜上に第2のフォトレジスト膜を被着した後、前記第1および第2のフォトレジスト膜を露光、現像する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/26 511 ,  G03F 7/38 512

FI (3件)：

H01L 21/30 573 ,  G03F 7/26 511 ,  G03F 7/38 512